Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
eb6496c5
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
11 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
eb6496c5
编写于
8月 18, 2022
作者:
L
Lingrui98
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
ras: initialize write_bypass_valid to deal with unexpectable x states
上级
74ea8036
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
2 addition
and
2 deletion
+2
-2
src/main/scala/xiangshan/frontend/RAS.scala
src/main/scala/xiangshan/frontend/RAS.scala
+2
-2
未找到文件。
src/main/scala/xiangshan/frontend/RAS.scala
浏览文件 @
eb6496c5
...
...
@@ -74,8 +74,8 @@ class RAS(implicit p: Parameters) extends BasePredictor {
val
wen
=
WireInit
(
false
.
B
)
val
write_bypass_entry
=
Reg
(
new
RASEntry
())
val
write_bypass_ptr
=
Reg
(
UInt
(
log2Up
(
rasSize
).
W
))
val
write_bypass_valid
=
Reg
(
Bool
()
)
val
write_bypass_ptr
=
Reg
Init
(
0.
U
(
log2Up
(
rasSize
).
W
))
val
write_bypass_valid
=
Reg
Init
(
false
.
B
)
when
(
wen
)
{
write_bypass_valid
:=
true
.
B
}.
elsewhen
(
write_bypass_valid
)
{
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录