Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
4aca8aab
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
10 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
前往新版Gitcode,体验更适合开发者的 AI 搜索 >>
提交
4aca8aab
编写于
3月 18, 2021
作者:
W
William Wang
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
StoreSet: add perf counter
上级
f769a1e2
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
38 addition
and
7 deletion
+38
-7
src/main/scala/xiangshan/backend/decode/StoreSet.scala
src/main/scala/xiangshan/backend/decode/StoreSet.scala
+12
-7
src/main/scala/xiangshan/backend/dispatch/Dispatch1.scala
src/main/scala/xiangshan/backend/dispatch/Dispatch1.scala
+26
-0
未找到文件。
src/main/scala/xiangshan/backend/decode/StoreSet.scala
浏览文件 @
4aca8aab
...
...
@@ -106,6 +106,11 @@ class SSIT extends XSModule {
}
}
XSPerf
(
"ssit_update_lxsx"
,
memPredUpdateReqReg
.
valid
&&
!
loadAssigned
&&
!
storeAssigned
)
XSPerf
(
"ssit_update_lysx"
,
memPredUpdateReqReg
.
valid
&&
loadAssigned
&&
!
storeAssigned
)
XSPerf
(
"ssit_update_lxsy"
,
memPredUpdateReqReg
.
valid
&&
!
loadAssigned
&&
storeAssigned
)
XSPerf
(
"ssit_update_lysy"
,
memPredUpdateReqReg
.
valid
&&
loadAssigned
&&
storeAssigned
)
// reset period: ResetTimeMax2Pow
when
(
resetCounter
(
ResetTimeMax2Pow
-
1
,
ResetTimeMin2Pow
)(
RegNext
(
io
.
csrCtrl
.
waittable_timeout
)))
{
for
(
j
<-
0
until
SSITSize
)
{
...
...
@@ -169,6 +174,13 @@ class LFST extends XSModule {
io
.
csrCtrl
.
no_spec_load
)
&&
!
io
.
csrCtrl
.
lvpred_disable
}
// when store is issued, mark it as invalid
(
0
until
exuParameters
.
StuCnt
).
map
(
i
=>
{
when
(
io
.
storeIssue
(
i
).
valid
){
valid
(
io
.
storeIssue
(
i
).
bits
.
uop
.
cf
.
ssid
)
:=
false
.
B
}
})
// when store is dispatched, mark it as valid
(
0
until
RenameWidth
).
map
(
i
=>
{
when
(
io
.
dispatch
(
i
).
valid
){
...
...
@@ -179,13 +191,6 @@ class LFST extends XSModule {
}
})
// when store is issued, mark it as invalid
(
0
until
exuParameters
.
StuCnt
).
map
(
i
=>
{
when
(
io
.
storeIssue
(
i
).
valid
){
valid
(
io
.
storeIssue
(
i
).
bits
.
uop
.
cf
.
ssid
)
:=
false
.
B
}
})
// when redirect, cancel store influenced
(
0
until
LFSTSize
).
map
(
i
=>
{
when
(
roqIdx
(
i
).
needFlush
(
io
.
redirect
,
io
.
flush
)){
...
...
src/main/scala/xiangshan/backend/dispatch/Dispatch1.scala
浏览文件 @
4aca8aab
...
...
@@ -160,6 +160,32 @@ class Dispatch1 extends XSModule with HasExceptionNO {
io
.
lfst
(
i
).
bits
.
ssid
:=
updatedUop
(
i
).
cf
.
ssid
}
// store set perf count
XSPerf
(
"waittable_load_wait"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
io
.
fromRename
(
i
).
bits
.
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
XSPerf
(
"storeset_load_wait"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
updatedUop
(
i
).
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
XSPerf
(
"storeset_store_wait"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
updatedUop
(
i
).
cf
.
loadWaitBit
&&
isStore
(
i
)
)))
XSPerf
(
"loadwait_diffmat_sywy"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
updatedUop
(
i
).
cf
.
loadWaitBit
&&
io
.
fromRename
(
i
).
bits
.
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
XSPerf
(
"loadwait_diffmat_sywx"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
updatedUop
(
i
).
cf
.
loadWaitBit
&&
!
io
.
fromRename
(
i
).
bits
.
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
XSPerf
(
"loadwait_diffmat_sxwy"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
!
updatedUop
(
i
).
cf
.
loadWaitBit
&&
io
.
fromRename
(
i
).
bits
.
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
XSPerf
(
"loadwait_diffmat_sxwx"
,
PopCount
((
0
until
RenameWidth
).
map
(
i
=>
io
.
fromRename
(
i
).
fire
()
&&
!
updatedUop
(
i
).
cf
.
loadWaitBit
&&
!
io
.
fromRename
(
i
).
bits
.
cf
.
loadWaitBit
&&
!
isStore
(
i
)
&&
isLs
(
i
)
)))
/**
* Part 3:
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录