- 13 1月, 2021 12 次提交
-
-
由 Fa_wang 提交于
-
由 Steve Gou 提交于
added timingScripts as submodule
-
由 ljw 提交于
brq: wrap data into DataModuleTemplate
-
由 Yinan Xu 提交于
Rs: parameterized with srcNum
-
由 Yinan Xu 提交于
-
由 allen 提交于
dev-prefetch: add stream prefetch for l1plus and l2
-
由 William Wang 提交于
roq: use SyncDataModuleTemplate
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 zhanglinjuan 提交于
-
- 12 1月, 2021 28 次提交
-
-
由 Yinan Xu 提交于
-
由 YikeZhou 提交于
-
由 YikeZhou 提交于
-
由 ljw 提交于
fix sbuffer and fdiv
-
由 YikeZhou 提交于
-
由 Fa_wang 提交于
-
由 zhanglinjuan 提交于
-
由 YikeZhou 提交于
instead of select it when read value from reg file so that we needn't save imm in data
-
由 Yinan Xu 提交于
put dcache and uncache into MemBlock
-
由 Yinan Xu 提交于
RS: divide rs with feedback 's issue select and deq select
-
由 LinJiawei 提交于
-
由 zhanglinjuan 提交于
-
由 zhanglinjuan 提交于
-
由 zhanglinjuan 提交于
-
由 YikeZhou 提交于
add parameter srcNum in RsCtrlDataIO
-
由 Fa_wang 提交于
-
由 Fa_wang 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
dcache,load: send miss request to mshrs in load pipe
-
由 ljw 提交于
RenameTable: fix w/r port width
-
由 Yinan Xu 提交于
-
由 Allen 提交于
-
由 ZhangZifei 提交于
-
由 LinJiawei 提交于
-
由 Yinan Xu 提交于
rs: directly use enq data from regfile
-
由 Fa_wang 提交于
-
由 YikeZhou 提交于
-
由 YikeZhou 提交于
-