Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
9db43ee7
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
9 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
前往新版Gitcode,体验更适合开发者的 AI 搜索 >>
未验证
提交
9db43ee7
编写于
3月 12, 2021
作者:
L
Lemover
提交者:
GitHub
3月 12, 2021
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
RS: set tailPtr to 0 when flush (#686)
上级
a7817148
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
4 addition
and
3 deletion
+4
-3
src/main/scala/xiangshan/backend/issue/ReservationStation.scala
...in/scala/xiangshan/backend/issue/ReservationStation.scala
+4
-3
未找到文件。
src/main/scala/xiangshan/backend/issue/ReservationStation.scala
浏览文件 @
9db43ee7
...
...
@@ -301,8 +301,8 @@ class ReservationStationSelect
Mux
(
RegNext
(
selectValid
&&
(
io
.
redirect
.
valid
||
io
.
flush
)),
0.
U
,
~(
0.
U
(
iqSize
.
W
))))
// deq
val
dequeue
=
if
(
feedback
)
bubbleReg
else
bubbleReg
||
issueFire
val
dequeue
=
Mux
(
RegNext
(
io
.
flush
),
false
.
B
,
if
(
feedback
)
bubbleReg
else
bubbleReg
||
issueFire
)
val
deqPtr
=
if
(
feedback
)
bubblePtrReg
else
if
(
nonBlocked
)
Mux
(
selectReg
,
selectPtrReg
,
bubblePtrReg
)
else
Mux
(
bubbleReg
,
bubblePtrReg
,
selectPtrReg
)
...
...
@@ -370,8 +370,9 @@ class ReservationStationSelect
val
enqueue
=
io
.
enq
.
fire
()
&&
!(
io
.
redirect
.
valid
||
io
.
flush
)
val
tailInc
=
tailPtr
+
1.
U
val
tailDec
=
tailPtr
-
1.
U
val
nextTailPtr
=
Mux
(
dequeue
===
enqueue
,
tailPtr
,
Mux
(
dequeue
,
tailDec
,
tailInc
))
val
nextTailPtr
=
Mux
(
io
.
flush
,
0.
U
.
asTypeOf
(
new
CircularQueuePtr
(
iqSize
)),
Mux
(
dequeue
===
enqueue
,
tailPtr
,
Mux
(
dequeue
,
tailDec
,
tailInc
)
))
tailPtr
:=
nextTailPtr
assert
(!(
tailPtr
===
0.
U
.
asTypeOf
(
new
CircularQueuePtr
(
iqSize
)))
||
Cat
(
stateQueue
.
map
(
_
===
s_idle
)).
andR
)
val
enqPtr
=
Mux
(
tailPtr
.
flag
,
deqPtr
,
tailPtr
.
value
)
val
enqIdx
=
indexQueue
(
enqPtr
)
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录