Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
39b439f5
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
11 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
39b439f5
编写于
8月 24, 2020
作者:
Z
ZhangZifei
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
tlb: disable tlb for debug other module
上级
37ee565a
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
1 addition
and
1 deletion
+1
-1
src/main/scala/xiangshan/cache/dtlb.scala
src/main/scala/xiangshan/cache/dtlb.scala
+1
-1
未找到文件。
src/main/scala/xiangshan/cache/dtlb.scala
浏览文件 @
39b439f5
...
...
@@ -187,7 +187,7 @@ class TLB(Width: Int, isDtlb: Boolean) extends TlbModule with HasCSRConst{
val
priv
=
csr
.
priv
val
ifecth
=
if
(
isDtlb
)
false
.
B
else
true
.
B
val
mode
=
if
(
isDtlb
)
priv
.
dmode
else
priv
.
imode
val
vmEnable
=
satp
.
mode
===
8.
U
// && (mode < ModeM) // FIXME: fix me when boot xv6/linux...
val
vmEnable
=
false
.
B
//
satp.mode === 8.U // && (mode < ModeM) // FIXME: fix me when boot xv6/linux...
BoringUtils
.
addSink
(
sfence
,
"SfenceBundle"
)
BoringUtils
.
addSink
(
csr
,
"TLBCSRIO"
)
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录