Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
392c0eb2
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
11 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
392c0eb2
编写于
7月 20, 2021
作者:
J
JinYue
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
ICache: fix nWays SRAMs bug
上级
7bf59e2c
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
2 addition
and
2 deletion
+2
-2
src/main/scala/xiangshan/decoupled-frontend/ICache.scala
src/main/scala/xiangshan/decoupled-frontend/ICache.scala
+2
-2
未找到文件。
src/main/scala/xiangshan/decoupled-frontend/ICache.scala
浏览文件 @
392c0eb2
...
...
@@ -203,14 +203,14 @@ class ICacheDataArray(implicit p: Parameters) extends ICacheArray
io
.
read
.
ready
:=
!
io
.
write
.
valid
val
dataArrays
=
(
0
until
2
)
map
{
i
=>
val
dataArray
=
Seq
.
fill
(
nWays
){
Module
(
new
SRAMTemplate
(
val
dataArray
=
Module
(
new
SRAMTemplate
(
UInt
(
blockBits
.
W
),
set
=
nSets
/
2
,
way
=
nWays
,
shouldReset
=
true
,
holdRead
=
true
,
singlePort
=
true
))
}
))
dataArray
.
map
{
way
=>
//meta connection
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录