Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
大约 1 年 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
d5ed20560dd63e81b86e225951c17ec7734bfa9a
切换分支/标签
XiangShan
src
main
scala
xiangshan
backend
dispatch
DispatchGen.scala
12 7月, 2020
1 次提交
Y
dispatch2: allow configurations via exuConfig
· a1c4d65b
由
Yinan Xu
提交于
7月 12, 2020
a1c4d65b
11 7月, 2020
2 次提交
Y
dispatch,iq: add priority arbiter circuits
· cc3fb8f6
由
Yinan Xu
提交于
7月 11, 2020
cc3fb8f6
Y
dispatch,iq: add numExists to give RS priority
· 8557b6ec
由
Yinan Xu
提交于
7月 11, 2020
8557b6ec
09 7月, 2020
2 次提交
Y
dispatch2: add deq to regfile arbiter
· 9550e6e2
由
Yinan Xu
提交于
7月 09, 2020
9550e6e2
Y
dispatch2: add dpq to exu arbiter
· 5fcd1d16
由
Yinan Xu
提交于
7月 09, 2020
5fcd1d16