- 24 6月, 2020 1 次提交
-
-
由 William Wang 提交于
-
- 23 6月, 2020 15 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 ljw 提交于
Roq: add a "just enough" roq to backend
-
由 William Wang 提交于
Regfile: finish regfile
-
由 William Wang 提交于
-
由 LinJiawei 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 poemonsense 提交于
Brq: finish brq
-
由 William Wang 提交于
* Roq size is set to 32 to speedup FIRRTL compile
-
由 LinJiawei 提交于
-
由 poemonsense 提交于
FreeList: set tailPtr's initial value to '1<<PhyRegIdxWidth'
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
- 22 6月, 2020 13 次提交
-
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 William Wang 提交于
Finish rename stage
-
由 LinJiawei 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 ljw 提交于
EXU/ALU: add ALU and add ALU/BRU's redirect to Brq
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
- 21 6月, 2020 6 次提交
-
-
由 ZhangZifei 提交于
ALU/BRU's outRedirect.bits is passed Brq directly. Redirect's valid is ALU/BRU's fire()
-
由 ZhangZifei 提交于
-
由 ZhangZifei 提交于
-
由 Lemover 提交于
Rename: send phy-reg status(rdy/busy) to dispatch-2
-
由 ZhangZifei 提交于
1. add ALU(almost copy from Noop.ALU) remove jal/jalr/ret/call from ALU remove predictWrong from ALU(judged by brq now) remove bpuUpdateReq from ALU 2. add Redirect to ExuOutput it is connected to brq
-
由 ZhangZifei 提交于
1. remove ExuInput.redirect to ExuIO.redirect for input redirect don't need waiting for function unit's in.valid. 2. remove ExuOutput.redirect for redirect is only generate by brq and roq. ALU/BRU.bj instr only need generate target and send to brq.
-
- 20 6月, 2020 5 次提交
-
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 poemonsense 提交于
Bundle/ExuIO: add redirect to ExuInput and ExuOutput
-
由 ZhangZifei 提交于
ExuInput is used to flush the function unit itself. ExuOutput is used to flush other function units. Just ROB, bru(can exec jal/jalr/csr instrs) and alu(can exec branch instrs) can generate redirect.
-
由 ljw 提交于
Add freelist ptr in MicroOp
-