- 23 1月, 2021 2 次提交
- 22 1月, 2021 3 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
- 21 1月, 2021 1 次提交
-
-
由 William Wang 提交于
-
- 20 1月, 2021 2 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
-
- 19 1月, 2021 6 次提交
-
-
由 William Wang 提交于
-
由 Fa_wang 提交于
-
由 Fa_wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
When sbuffer checks if it is empty, it needs to check if sq is also empty so there is no pending store. Errors will emerge rarely if we do not check sq.
-
由 William Wang 提交于
* Gen selectMask in 2nd cycle, in parallel with DeqMask
-
- 18 1月, 2021 2 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
We used to select writeback inst and update writebacked bit at the same cycle. However, it is too long to finish in one cycle. Now we select writeback inst and gen wbSelectedMask in cycle 1, then we use RegNext(wbSelectedMask) and writeback bit to select inst in the next cycle.
-
- 17 1月, 2021 1 次提交
-
-
由 Yinan Xu 提交于
-
- 16 1月, 2021 2 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
-
- 15 1月, 2021 2 次提交
-
-
由 Yinan Xu 提交于
-
由 William Wang 提交于
-
- 14 1月, 2021 3 次提交
-
-
由 Yinan Xu 提交于
-
由 wangkaifan 提交于
* values of hardware performance counters can hardly be emulated by NEMU
-
由 LinJiawei 提交于
-
- 13 1月, 2021 8 次提交
-
-
由 William Wang 提交于
Now we have: * paddrModule * maskModule * exceptionModule * coredataModule (data & fwdmask)
-
由 William Wang 提交于
This reverts commit 2e0406ca.
-
由 Fa_wang 提交于
-
由 Fa_wang 提交于
-
由 Fa_wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
- 12 1月, 2021 7 次提交
-
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 Fa_wang 提交于
-
由 Fa_wang 提交于
-
由 Yinan Xu 提交于
-
- 11 1月, 2021 1 次提交
-
-
由 William Wang 提交于
* Stage 0 * Generate writeback indexes * Mark them as writebacked so they will not be selected the next cycle Stage 1 * Use indexes generated in cycle 0 to read data * Writeback data to cdb
-