- 07 2月, 2021 1 次提交
-
-
由 Yinan Xu 提交于
-
- 05 2月, 2021 14 次提交
-
-
由 Yinan Xu 提交于
roq,exceptionGen: enq_valid should not set when io.flush is valid
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
roq: block commits when exception.roqIdx === deqPtrVec.last
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
utils,log: fix PerfDebug conditions
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
soc: set the number of external interrupts to 150 and dontTouch it
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
RS: add param srcLen which decides the src data len stored in rs
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
roq,exceptionGen: don't allow wb or enq after flush
-
由 ZhangZifei 提交于
But this would not work(for syntax bug) until other modules change
-
由 Yinan Xu 提交于
-
由 Lemover 提交于
dispatch2Fp: regfile read port 11 should use psrc3
-
- 04 2月, 2021 5 次提交
- 03 2月, 2021 20 次提交
-
-
由 ZhangZifei 提交于
-
由 Yinan Xu 提交于
dispatch2: optimize arbitration logic for better timing
-
由 ZhangZifei 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
rs: fix roqIdx sent to bypassQueue
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
Opt jump/alu timing
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
roq: only store one exceptionVec or flushPipe
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
IFU/icacheMissQueue: move io.fush from refill.valid
-