- 10 1月, 2021 12 次提交
-
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
DataModuleTemplate: add syncread support
-
由 Yinan Xu 提交于
LSQ: update store queue dataModule
-
由 ljw 提交于
LoadUnit: fixed FPload
-
由 Allen 提交于
when dcahce misses and can not enter mshr.
-
由 Allen 提交于
-
由 William Wang 提交于
-
由 Yinan Xu 提交于
Alu: opt timing
-
由 Fa_wang 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
- 09 1月, 2021 2 次提交
-
-
由 LinJiawei 提交于
-
由 William Wang 提交于
Now storequeue dataModule is divided into 3 modules: * vaddrModule (2w1r) * exceptionModule (2w1r) * dataModule (core data module, 2w2r+fwd)
-
- 08 1月, 2021 25 次提交
-
-
由 ljw 提交于
FPDecoder: fix 'X' bug
-
由 Yinan Xu 提交于
Lock remote emu to avoid hw harzard
-
由 ljw 提交于
Opt sbuffer timing
-
由 LinJiawei 提交于
-
由 Yinan Xu 提交于
-
由 LinJiawei 提交于
-
由 Fa_wang 提交于
-
由 LinJiawei 提交于
-
由 Fa_wang 提交于
-
由 LinJiawei 提交于
-
由 Fa_wang 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Allen 提交于
-
由 ljw 提交于
Use hardfloat instead xs-fpu
-
由 William Wang 提交于
-
由 Allen 提交于
No need to use load miss queue any more.
-
由 LinJiawei 提交于
-
由 ljw 提交于
-
由 ljw 提交于
Sbuffer: fixed flush
-
由 ljw 提交于
brq: add needAlloc to optimize timing
-
由 LinJiawei 提交于
-
由 Fa_wang 提交于
-
由 LinJiawei 提交于
-
由 ljw 提交于
regfile: fix data width for int regfile
-
- 07 1月, 2021 1 次提交
-
-
由 LinJiawei 提交于
-