Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
d11b1250
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
12 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
d11b1250
编写于
11月 05, 2020
作者:
Fa_wang
浏览文件
操作
浏览文件
下载
差异文件
Merge branch 'master' into sbuffer-test
上级
a8d5bfeb
235e71e4
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
3 addition
and
3 deletion
+3
-3
src/main/scala/xiangshan/frontend/PreDecode.scala
src/main/scala/xiangshan/frontend/PreDecode.scala
+1
-1
src/main/scala/xiangshan/frontend/RAS.scala
src/main/scala/xiangshan/frontend/RAS.scala
+2
-2
未找到文件。
src/main/scala/xiangshan/frontend/PreDecode.scala
浏览文件 @
d11b1250
...
...
@@ -14,7 +14,7 @@ trait HasPdconst{ this: XSModule =>
val
brType
::
Nil
=
ListLookup
(
instr
,
List
(
BrType
.
notBr
),
PreDecodeInst
.
brTable
)
val
rd
=
Mux
(
isRVC
(
instr
),
instr
(
12
),
instr
(
11
,
7
))
val
rs
=
Mux
(
isRVC
(
instr
),
Mux
(
brType
===
BrType
.
jal
,
0.
U
,
instr
(
11
,
7
)),
instr
(
19
,
15
))
val
isCall
=
(
brType
===
BrType
.
jal
||
brType
===
BrType
.
jalr
)
&&
isLink
(
rd
)
val
isCall
=
(
brType
===
BrType
.
jal
&&
!
isRVC
(
instr
)
||
brType
===
BrType
.
jalr
)
&&
isLink
(
rd
)
// Only for RV64
val
isRet
=
brType
===
BrType
.
jalr
&&
isLink
(
rs
)
&&
!
isCall
List
(
brType
,
isCall
,
isRet
)
}
...
...
src/main/scala/xiangshan/frontend/RAS.scala
浏览文件 @
d11b1250
...
...
@@ -104,7 +104,7 @@ class RAS extends BasePredictor
//update commit ras
val
commit_push
=
!
commit_is_full
&&
io
.
recover
.
valid
&&
io
.
recover
.
bits
.
pd
.
isCall
val
commit_pop
=
!
commit_is_empty
&&
io
.
recover
.
valid
&&
io
.
recover
.
bits
.
pd
.
isRet
val
commit_new_addr
=
io
.
recover
.
bits
.
pc
+
4.
U
//TODO: consider RVC
val
commit_new_addr
=
Mux
(
io
.
recover
.
bits
.
pd
.
isRVC
,
io
.
recover
.
bits
.
pc
+
2.
U
,
io
.
recover
.
bits
.
pc
+
4.
U
)
val
commit_ras_write
=
WireInit
(
0.
U
.
asTypeOf
(
rasEntry
()))
val
commit_alloc_new
=
commit_new_addr
=/=
commit_ras_top_addr
when
(
commit_push
)
{
...
...
@@ -200,4 +200,4 @@ class RAS extends BasePredictor
// }
// }
}
\ No newline at end of file
}
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录