Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
cfc29a46
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
12 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
未验证
提交
cfc29a46
编写于
11月 08, 2020
作者:
J
Jay
提交者:
GitHub
11月 08, 2020
浏览文件
操作
浏览文件
下载
差异文件
Merge pull request #221 from RISCVERS/ras-fix-rvc
Ras fix rvc
上级
ee2a1c39
df8ab85a
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
3 addition
and
1 deletion
+3
-1
src/main/scala/xiangshan/frontend/BPU.scala
src/main/scala/xiangshan/frontend/BPU.scala
+1
-0
src/main/scala/xiangshan/frontend/RAS.scala
src/main/scala/xiangshan/frontend/RAS.scala
+2
-1
未找到文件。
src/main/scala/xiangshan/frontend/BPU.scala
浏览文件 @
cfc29a46
...
...
@@ -330,6 +330,7 @@ class BPUStage3 extends BPUStage {
ras
.
io
.
callIdx
.
valid
:=
calls
.
orR
&&
(
callIdx
===
jmpIdx
)
&&
io
.
predecode
.
valid
ras
.
io
.
callIdx
.
bits
:=
callIdx
ras
.
io
.
isRVC
:=
(
calls
&
RVCs
).
orR
//TODO: this is ugly
ras
.
io
.
isLastHalfRVI
:=
!
io
.
predecode
.
bits
.
isFetchpcEqualFirstpc
ras
.
io
.
recover
:=
io
.
recover
for
(
i
<-
0
until
PredictWidth
){
...
...
src/main/scala/xiangshan/frontend/RAS.scala
浏览文件 @
cfc29a46
...
...
@@ -26,6 +26,7 @@ class RAS extends BasePredictor
val
is_ret
=
Input
(
Bool
())
val
callIdx
=
Flipped
(
ValidIO
(
UInt
(
log2Ceil
(
PredictWidth
).
W
)))
val
isRVC
=
Input
(
Bool
())
val
isLastHalfRVI
=
Input
(
Bool
())
val
recover
=
Flipped
(
ValidIO
(
new
BranchUpdateInfo
))
val
out
=
ValidIO
(
new
RASResp
)
val
branchInfo
=
Output
(
new
RASBranchInfo
)
...
...
@@ -71,7 +72,7 @@ class RAS extends BasePredictor
// speculative update RAS
val
spec_push
=
!
spec_is_full
&&
io
.
callIdx
.
valid
&&
io
.
pc
.
valid
val
spec_pop
=
!
spec_is_empty
&&
io
.
is_ret
&&
io
.
pc
.
valid
val
spec_new_addr
=
io
.
pc
.
bits
+
(
io
.
callIdx
.
bits
<<
1.
U
)
+
Mux
(
io
.
isRVC
,
2.
U
,
4.
U
)
val
spec_new_addr
=
io
.
pc
.
bits
+
(
io
.
callIdx
.
bits
<<
1.
U
)
+
Mux
(
io
.
isRVC
,
2.
U
,
Mux
(
io
.
isLastHalfRVI
,
2.
U
,
4.
U
)
)
val
spec_ras_write
=
WireInit
(
0.
U
.
asTypeOf
(
rasEntry
()))
val
sepc_alloc_new
=
spec_new_addr
=/=
spec_ras_top_addr
when
(
spec_push
)
{
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录