Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
a9bb1d5a
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
接近 1 年 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
a9bb1d5a
编写于
9月 03, 2021
作者:
L
LinJiawei
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
Makefile: add '--gen-mem-verilog'
上级
c3d7991b
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
7 addition
and
21 deletion
+7
-21
Makefile
Makefile
+7
-21
未找到文件。
Makefile
浏览文件 @
a9bb1d5a
...
...
@@ -47,19 +47,12 @@ $(TOP_V): $(SCALA_FILE)
mkdir
-p
$
(
@D
)
mill
-i
XiangShan.runMain
$(FPGATOP)
-td
$
(
@D
)
\
--config
$(CONFIG)
--full-stacktrace
--output-file
$
(
@F
)
\
--disable-all
--remove-assert
\
--disable-all
--remove-assert
--infer-rw
\
--repl-seq-mem
-c
:
$(FPGATOP)
:-o:
$
(
@D
)
/
$
(
@F
)
.conf
\
--gen-mem-verilog
full
\
$(SIM_ARGS)
\
--num-cores
$(NUM_CORES)
#
$(MEM_GEN)
$
(
@D
)
/
$
(
@F
)
.conf
--tsmc28
--output_file
$
(
@D
)
/tsmc28_sram.v
>
$
(
@D
)
/tsmc28_sram.v.conf
#
$(MEM_GEN)
$
(
@D
)
/
$
(
@F
)
.conf
--output_file
$
(
@D
)
/sim_sram.v
# sed -i -e 's/_
\(
aw
\|
ar
\|
w
\|
r
\|
b
\)
_
\(\|
bits_
\)
/_
\1
/g
' $@
# @git log -n 1 >> .__head__
# @git diff >> .__diff__
# @sed -i '
s/^/
\/\/
/
' .__head__
# @sed -i '
s/^/
\/\/
/
' .__diff__
# @cat .__head__ .__diff__ $@ > .__out__
# @mv .__out__ $@
# @rm .__head__ .__diff__
sed
-i
-e
's/_\(aw\|ar\|w\|r\|b\)_\(\|bits_\)/_\1/g'
$@
deploy
:
build/top.zip
...
...
@@ -79,16 +72,9 @@ $(SIM_TOP_V): $(SCALA_FILE) $(TEST_FILE)
@
date
-R
|
tee
-a
$(TIMELOG)
$(TIME_CMD)
mill
-i
XiangShan.test.runMain
$(SIMTOP)
-td
$
(
@D
)
\
--config
$(CONFIG)
--full-stacktrace
--output-file
$
(
@F
)
\
--num-cores
$(NUM_CORES)
$(SIM_ARGS)
#--infer-rw --repl-seq-mem -c:
$(SIMTOP)
:-o:
$
(
@D
)
/
$
(
@F
)
.conf
\
#
$(MEM_GEN)
$
(
@D
)
/
$
(
@F
)
.conf
--output_file
$
(
@D
)
/
$
(
@F
)
.sram.v
# @git log -n 1 >> .__head__
# @git diff >> .__diff__
# @sed -i 's/^/
\/\/
/
' .__head__
# @sed -i '
s/^/
\/\/
/
' .__diff__
#@cat .__head__ .__diff__ $@ $(@D)/$(@F).sram.v > .__out__
# @mv .__out__ $@
# @rm .__head__ .__diff__
--num-cores
$(NUM_CORES)
$(SIM_ARGS)
\
--infer-rw
--repl-seq-mem
-c
:
$(SIMTOP)
:-o:
$
(
@D
)
/
$
(
@F
)
.conf
\
--gen-mem-verilog
full
sed
-i
-e
's/$$fatal/xs_assert(`__LINE__)/g'
$(SIM_TOP_V)
sim-verilog
:
$(SIM_TOP_V)
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录