Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
7a9d068b
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
12 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
7a9d068b
编写于
1月 15, 2021
作者:
Z
ZhangZifei
提交者:
YikeZhou
1月 18, 2021
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
rs: listen to writebackport when enq
上级
3e3574f5
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
9 addition
and
6 deletion
+9
-6
src/main/scala/xiangshan/backend/issue/ReservationStationNew.scala
...scala/xiangshan/backend/issue/ReservationStationNew.scala
+9
-6
未找到文件。
src/main/scala/xiangshan/backend/issue/ReservationStationNew.scala
浏览文件 @
7a9d068b
...
...
@@ -484,8 +484,8 @@ class ReservationStationData
val
(
wuHit
,
wuData
)
=
wakeup
(
srcSeq
(
j
),
srcTypeSeq
(
j
))
val
(
bpHit
,
bpHitReg
,
bpData
)
=
bypass
(
srcSeq
(
j
),
srcTypeSeq
(
j
))
when
(
wuHit
||
bpHit
)
{
io
.
ctrl
.
srcUpdate
(
i
)(
j
)
:=
true
.
B
}
when
(
wuHit
)
{
/* data(i)(j) := wuData */
dataWrite
(
i
.
U
,
j
,
wuData
)
}
when
(
bpHitReg
&&
!(
enqPtrReg
===
i
.
U
&&
enqEnReg
))
{
/* data(i)(j) := bpData */
dataWrite
(
i
.
U
,
j
,
bpData
)
}
when
(
wuHit
)
{
dataWrite
(
i
.
U
,
j
,
wuData
)
}
when
(
bpHitReg
&&
!(
enqPtrReg
===
i
.
U
&&
enqEnReg
))
{
dataWrite
(
i
.
U
,
j
,
bpData
)
}
// NOTE: the hit is from data's info, so there is an erro that:
// when enq, hit use last instr's info not the enq info.
// it will be long latency to add correct here, so add it to ctrl or somewhere else
...
...
@@ -512,13 +512,16 @@ class ReservationStationData
// to ctrl
val
srcSeq
=
Seq
(
enqUop
.
psrc1
,
enqUop
.
psrc2
,
enqUop
.
psrc3
)
val
srcTypeSeq
=
Seq
(
enqUop
.
ctrl
.
src1Type
,
enqUop
.
ctrl
.
src2Type
,
enqUop
.
ctrl
.
src3Type
)
io
.
ctrl
.
srcUpdate
(
IssQueSize
).
zipWithIndex
.
map
{
case
(
h
,
i
)
=>
val
(
bpHit
,
bpHitReg
,
bpData
)
=
bypass
(
srcSeq
(
i
),
srcTypeSeq
(
i
),
enqCtrl
.
valid
)
when
(
bpHitReg
)
{
/* data(enqPtrReg)(i) := bpData */
dataWrite
(
enqPtrReg
,
i
,
bpData
)
}
h
:=
bpHit
io
.
ctrl
.
srcUpdate
(
IssQueSize
).
zipWithIndex
.
map
{
case
(
h
,
i
)
=>
// h: port, i: 0~srcNum-1
val
(
bpHit
,
bpHitReg
,
bpData
)
=
bypass
(
srcSeq
(
i
),
srcTypeSeq
(
i
),
enqCtrl
.
valid
)
val
(
wuHit
,
wuData
)
=
wakeup
(
srcSeq
(
i
),
srcTypeSeq
(
i
),
enqCtrl
.
valid
)
when
(
bpHitReg
)
{
dataWrite
(
enqPtrReg
,
i
,
bpData
)
}
when
(
RegNext
(
wuHit
))
{
dataWrite
(
enqPtrReg
,
i
,
RegNext
(
wuData
))
}
h
:=
bpHit
||
wuHit
// NOTE: enq bp is done here
XSDebug
(
bpHit
,
p
"EnqBPHit: (${i.U})\n"
)
XSDebug
(
bpHitReg
,
p
"EnqBPHitData: (${i.U}) data:${Hexadecimal(bpData)}\n"
)
XSDebug
(
wuHit
,
p
"EnqWbHit: (${i.U}) data:${Hexadecimal(wuData)} data will be writen into data at next cycle\n"
)
}
if
(
nonBlocked
)
{
io
.
ctrl
.
fuReady
:=
true
.
B
}
else
{
io
.
ctrl
.
fuReady
:=
io
.
deq
.
ready
}
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录