Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
7a794e79
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
11 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
7a794e79
编写于
9月 19, 2020
作者:
L
LinJiawei
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
LoadUnit: support flw
上级
7a1eacdc
变更
3
隐藏空白更改
内联
并排
Showing
3 changed file
with
9 addition
and
10 deletion
+9
-10
src/main/scala/xiangshan/XSCore.scala
src/main/scala/xiangshan/XSCore.scala
+4
-4
src/main/scala/xiangshan/backend/decode/DecodeHelper.scala
src/main/scala/xiangshan/backend/decode/DecodeHelper.scala
+2
-5
src/main/scala/xiangshan/mem/LoadUnit.scala
src/main/scala/xiangshan/mem/LoadUnit.scala
+3
-1
未找到文件。
src/main/scala/xiangshan/XSCore.scala
浏览文件 @
7a794e79
...
...
@@ -28,7 +28,7 @@ case class XSCoreParameters
AddrBits
:
Int
=
64
,
VAddrBits
:
Int
=
39
,
PAddrBits
:
Int
=
40
,
HasFPU
:
Boolean
=
fals
e
,
HasFPU
:
Boolean
=
tru
e
,
FectchWidth
:
Int
=
8
,
EnableBPU
:
Boolean
=
true
,
EnableBPD
:
Boolean
=
true
,
...
...
@@ -72,9 +72,9 @@ case class XSCoreParameters
AluCnt
=
4
,
MulCnt
=
0
,
MduCnt
=
2
,
FmacCnt
=
4
,
FmiscCnt
=
1
,
FmiscDivSqrtCnt
=
1
,
FmacCnt
=
0
,
FmiscCnt
=
0
,
FmiscDivSqrtCnt
=
0
,
LduCnt
=
2
,
StuCnt
=
2
),
...
...
src/main/scala/xiangshan/backend/decode/DecodeHelper.scala
浏览文件 @
7a794e79
...
...
@@ -58,11 +58,8 @@ object Instructions extends HasInstrType with HasXSParameter {
RVDInstr
.
table
++
RVAInstr
.
table
++
(
if
(
HasMExtension
)
RVMInstr
.
table
else
Nil
)
++
(
if
(
HasCExtension
)
RVCInstr
.
table
else
Nil
)
// ++
// (if (HasFPU) RVFInstr.table ++ RVDInstr.table else Nil) ++
// Privileged.table ++
// RVAInstr.table ++
// RVZicsrInstr.table
(
if
(
HasCExtension
)
RVCInstr
.
table
else
Nil
)
++
(
if
(
HasFPU
)
RVFInstr
.
table
++
RVDInstr
.
table
else
Nil
)
}
object
CInstructions
extends
HasInstrType
with
HasXSParameter
{
...
...
src/main/scala/xiangshan/mem/LoadUnit.scala
浏览文件 @
7a794e79
...
...
@@ -6,6 +6,7 @@ import utils._
import
xiangshan._
import
xiangshan.cache.
{
DCacheLoadIO
,
TlbRequestIO
,
TlbCmd
,
MemoryOpConstants
}
import
xiangshan.backend.LSUOpType
import
xiangshan.backend.fu.fpu.boxF32ToF64
class
LoadToLsroqIO
extends
XSBundle
{
val
loadIn
=
ValidIO
(
new
LsPipelineBundle
)
...
...
@@ -265,7 +266,8 @@ class LoadUnit extends XSModule {
LSUOpType
.
ld
->
SignExt
(
rdataSel
(
63
,
0
),
XLEN
),
LSUOpType
.
lbu
->
ZeroExt
(
rdataSel
(
7
,
0
)
,
XLEN
),
LSUOpType
.
lhu
->
ZeroExt
(
rdataSel
(
15
,
0
),
XLEN
),
LSUOpType
.
lwu
->
ZeroExt
(
rdataSel
(
31
,
0
),
XLEN
)
LSUOpType
.
lwu
->
ZeroExt
(
rdataSel
(
31
,
0
),
XLEN
),
LSUOpType
.
flw
->
boxF32ToF64
(
rdataSel
(
31
,
0
))
))
// ecc check
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录