Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
39b8ec14
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
12 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
39b8ec14
编写于
6月 30, 2020
作者:
Y
Yinan Xu
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
dispatch2: support imm and pc (will be deleted later)
上级
a2473afb
变更
3
显示空白变更内容
内联
并排
Showing
3 changed file
with
21 addition
and
9 deletion
+21
-9
.gitignore
.gitignore
+3
-0
src/main/scala/xiangshan/backend/dispatch/Dispatch2.scala
src/main/scala/xiangshan/backend/dispatch/Dispatch2.scala
+18
-9
stale_outputs_checked
stale_outputs_checked
+0
-0
未找到文件。
.gitignore
浏览文件 @
39b8ec14
...
...
@@ -340,3 +340,6 @@ hs_err_pid*
# vscode environment
.vscode
stale_outputs_checked
src/main/scala/xiangshan/backend/dispatch/Dispatch2.scala
浏览文件 @
39b8ec14
...
...
@@ -198,7 +198,12 @@ class Dispatch2 extends XSModule {
val
fpExuIndexReg
=
Reg
(
Vec
(
2
,
UInt
(
2.
W
)))
(
0
until
3
).
map
(
i
=>
intExuIndexReg
(
i
)
:=
intExuIndex
(
i
))
(
0
until
2
).
map
(
i
=>
fpExuIndexReg
(
i
)
:=
fpExuIndex
(
i
))
// TODO: remove uop when reservation stations deal with imme
val
uop_reg
=
Reg
(
Vec
(
exuConfig
.
ExuCnt
,
new
MicroOp
))
val
data_valid
=
Reg
(
Vec
(
exuConfig
.
ExuCnt
,
Bool
()))
for
(
i
<-
0
until
exuConfig
.
ExuCnt
)
{
data_valid
(
i
)
:=
io
.
enqIQCtrl
(
i
).
fire
()
uop_reg
(
i
)
:=
io
.
enqIQCtrl
(
i
).
bits
io
.
enqIQData
(
i
).
valid
:=
DontCare
io
.
enqIQData
(
i
).
bits
:=
DontCare
...
...
@@ -207,8 +212,10 @@ class Dispatch2 extends XSModule {
val
startIndex
=
if
(
i
==
0
)
2.
U
*
intExuIndexReg
(
0
)
else
if
(
i
>
4
)
2.
U
*
intExuIndexReg
(
i
-
4
)
else
(
2
*
(
i
-
1
)).
U
io
.
enqIQData
(
i
).
bits
.
src1
:=
io
.
readIntRf
(
startIndex
).
data
io
.
enqIQData
(
i
).
bits
.
src2
:=
io
.
readIntRf
(
startIndex
+
1.
U
).
data
io
.
enqIQData
(
i
).
bits
.
src1
:=
Mux
(
uop_reg
(
i
).
ctrl
.
src1Type
===
SrcType
.
pc
,
uop_reg
(
i
).
cf
.
pc
,
io
.
readIntRf
(
startIndex
).
data
)
io
.
enqIQData
(
i
).
bits
.
src2
:=
Mux
(
uop_reg
(
i
).
ctrl
.
src2Type
===
SrcType
.
imm
,
uop_reg
(
i
).
ctrl
.
imm
,
io
.
readIntRf
(
startIndex
+
1.
U
).
data
)
srcIndex
(
0
)
:=
startIndex
srcIndex
(
1
)
:=
startIndex
+
1.
U
srcIndex
(
2
)
:=
0.
U
...
...
@@ -224,18 +231,20 @@ class Dispatch2 extends XSModule {
srcIndex
(
2
)
:=
startIndex
+
2.
U
}
else
{
io
.
enqIQData
(
i
).
bits
.
src1
:=
io
.
readIntRf
(
10
).
data
io
.
enqIQData
(
i
).
bits
.
src2
:=
io
.
readIntRf
(
11
).
data
io
.
enqIQData
(
i
).
bits
.
src1
:=
Mux
(
uop_reg
(
i
).
ctrl
.
src1Type
===
SrcType
.
pc
,
uop_reg
(
i
).
cf
.
pc
,
io
.
readIntRf
(
10
).
data
)
io
.
enqIQData
(
i
).
bits
.
src2
:=
Mux
(
uop_reg
(
i
).
ctrl
.
src2Type
===
SrcType
.
imm
,
uop_reg
(
i
).
ctrl
.
imm
,
io
.
readIntRf
(
11
).
data
)
srcIndex
(
0
)
:=
10.
U
srcIndex
(
1
)
:=
11.
U
srcIndex
(
2
)
:=
0.
U
}
XSDebug
(
io
.
enqIQData
(
i
).
valid
,
XSDebug
(
data_valid
(
i
)
,
"pc 0x%x reads operands from (%d, %d, %x), (%d, %d, %x), (%d, %d, %x)\n"
,
io
.
enqIQData
(
i
).
bits
.
uop
.
cf
.
pc
,
srcIndex
(
0
),
io
.
enqIQData
(
i
).
bits
.
uop
.
psrc1
,
io
.
enqIQData
(
i
).
bits
.
src1
,
srcIndex
(
1
),
io
.
enqIQData
(
i
).
bits
.
uop
.
psrc2
,
io
.
enqIQData
(
i
).
bits
.
src2
,
srcIndex
(
2
),
io
.
enqIQData
(
i
).
bits
.
uop
.
psrc3
,
io
.
enqIQData
(
i
).
bits
.
src3
)
uop_reg
(
i
)
.
cf
.
pc
,
srcIndex
(
0
),
uop_reg
(
i
)
.
psrc1
,
io
.
enqIQData
(
i
).
bits
.
src1
,
srcIndex
(
1
),
uop_reg
(
i
)
.
psrc2
,
io
.
enqIQData
(
i
).
bits
.
src2
,
srcIndex
(
2
),
uop_reg
(
i
)
.
psrc3
,
io
.
enqIQData
(
i
).
bits
.
src3
)
}
}
stale_outputs_checked
已删除
100644 → 0
浏览文件 @
a2473afb
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录