1. 09 10月, 2013 1 次提交
  2. 19 9月, 2013 1 次提交
  3. 21 8月, 2013 1 次提交
  4. 12 8月, 2013 1 次提交
  5. 03 7月, 2013 1 次提交
  6. 21 3月, 2013 1 次提交
  7. 01 12月, 2012 1 次提交
  8. 09 10月, 2012 1 次提交
  9. 29 9月, 2012 1 次提交
  10. 11 9月, 2012 1 次提交
  11. 02 9月, 2012 1 次提交
  12. 25 7月, 2012 1 次提交
  13. 14 6月, 2012 1 次提交
  14. 15 5月, 2012 2 次提交
  15. 12 4月, 2012 1 次提交
  16. 20 9月, 2012 1 次提交
  17. 22 2月, 2012 1 次提交
  18. 20 1月, 2012 1 次提交
  19. 07 12月, 2011 2 次提交
  20. 26 9月, 2011 1 次提交
  21. 01 9月, 2011 1 次提交
  22. 27 5月, 2011 1 次提交
  23. 25 5月, 2011 1 次提交
  24. 12 4月, 2011 1 次提交
    • K
      7035713: 3DNow Prefetch Instruction Support · 603ddc4e
      kvn 提交于
      Summary: The upcoming processors from AMD are the first that support 3dnow prefetch without supporting the 3dnow instruction set.
      Reviewed-by: kvn
      Contributed-by: tom.deneau@amd.com
      603ddc4e
  25. 03 4月, 2011 1 次提交
  26. 31 3月, 2011 1 次提交
  27. 28 3月, 2011 1 次提交
  28. 28 2月, 2011 1 次提交
  29. 07 1月, 2011 1 次提交
  30. 28 12月, 2010 1 次提交
  31. 08 12月, 2010 1 次提交
  32. 03 12月, 2010 1 次提交
  33. 01 12月, 2010 1 次提交
    • I
      6985015: C1 needs to support compressed oops · 7e8f9e32
      iveresov 提交于
      Summary: This change implements compressed oops for C1 for x64 and sparc. The changes are mostly on the codegen level, with a few exceptions when we do access things outside of the heap that are uncompressed from the IR. Compressed oops are now also enabled with tiered.
      Reviewed-by: twisti, kvn, never, phh
      7e8f9e32
  34. 24 11月, 2010 1 次提交
  35. 13 10月, 2010 1 次提交
    • I
      6991512: G1 barriers fail with 64bit C1 · b72f3305
      iveresov 提交于
      Summary: Fix compare-and-swap intrinsic problem with G1 post-barriers and issue with branch ranges in G1 stubs on sparc
      Reviewed-by: never, kvn
      b72f3305
  36. 06 10月, 2010 1 次提交
  37. 01 10月, 2010 1 次提交
  38. 14 9月, 2010 1 次提交