Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openanolis
cloud-kernel
提交
7dc351b3
cloud-kernel
项目概览
openanolis
/
cloud-kernel
1 年多 前同步成功
通知
161
Star
36
Fork
7
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
10
列表
看板
标记
里程碑
合并请求
2
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
cloud-kernel
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
10
Issue
10
列表
看板
标记
里程碑
合并请求
2
合并请求
2
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
提交
7dc351b3
编写于
5月 12, 2014
作者:
B
Ben Skeggs
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
drm/gk104/gpio: fix incorrect interrupt register usage
Signed-off-by:
N
Ben Skeggs
<
bskeggs@redhat.com
>
上级
964f85ec
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
5 addition
and
5 deletion
+5
-5
drivers/gpu/drm/nouveau/core/subdev/gpio/nve0.c
drivers/gpu/drm/nouveau/core/subdev/gpio/nve0.c
+5
-5
未找到文件。
drivers/gpu/drm/nouveau/core/subdev/gpio/nve0.c
浏览文件 @
7dc351b3
...
...
@@ -44,7 +44,7 @@ nve0_gpio_intr(struct nouveau_subdev *subdev)
}
nv_wr32
(
priv
,
0xdc00
,
intr0
);
nv_wr32
(
priv
,
0xdc8
8
,
intr1
);
nv_wr32
(
priv
,
0xdc8
0
,
intr1
);
}
void
...
...
@@ -52,8 +52,8 @@ nve0_gpio_intr_enable(struct nouveau_event *event, int line)
{
const
u32
addr
=
line
<
16
?
0xdc00
:
0xdc80
;
const
u32
mask
=
0x00010001
<<
(
line
&
0xf
);
nv_wr32
(
event
->
priv
,
addr
+
0x0
8
,
mask
);
nv_mask
(
event
->
priv
,
addr
+
0x0
0
,
mask
,
mask
);
nv_wr32
(
event
->
priv
,
addr
+
0x0
0
,
mask
);
nv_mask
(
event
->
priv
,
addr
+
0x0
8
,
mask
,
mask
);
}
void
...
...
@@ -61,8 +61,8 @@ nve0_gpio_intr_disable(struct nouveau_event *event, int line)
{
const
u32
addr
=
line
<
16
?
0xdc00
:
0xdc80
;
const
u32
mask
=
0x00010001
<<
(
line
&
0xf
);
nv_
wr32
(
event
->
priv
,
addr
+
0x08
,
mask
);
nv_
mask
(
event
->
priv
,
addr
+
0x00
,
mask
,
0x00000000
);
nv_
mask
(
event
->
priv
,
addr
+
0x08
,
mask
,
0x00000000
);
nv_
wr32
(
event
->
priv
,
addr
+
0x00
,
mask
);
}
int
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录