1. 31 1月, 2023 1 次提交
  2. 17 1月, 2023 2 次提交
  3. 16 1月, 2023 1 次提交
    • L
      wbq: fix wbq's FSM logic · 89918c18
      lixin 提交于
      * All the remain_set are set to the corresponding value before entering the s_release_req state
      * set remain_clr to 0 when state change from s_release_req(probe) to
        s_release_req(release)
      89918c18
  4. 10 1月, 2023 1 次提交
  5. 06 1月, 2023 1 次提交
  6. 03 1月, 2023 1 次提交
  7. 29 12月, 2022 3 次提交
  8. 20 12月, 2022 1 次提交
  9. 19 12月, 2022 1 次提交
  10. 15 12月, 2022 1 次提交
  11. 13 12月, 2022 3 次提交
  12. 12 12月, 2022 3 次提交
  13. 08 12月, 2022 2 次提交
  14. 07 12月, 2022 1 次提交
    • Y
      csr: fix interrupt number when updating cause · ae23fcf0
      Yinan Xu 提交于
      Rob detects interrupts before CSRs are updated. This does not cause
      errors in single core, because interrupts will not change in these
      cycles. However, in multi-core, interrupts may be cleared by other
      cores, resulting in updating the mcause with zero interrupts. This
      would cause errors in the software as the interrupt zero is reserved.
      ae23fcf0
  15. 06 12月, 2022 3 次提交
  16. 05 12月, 2022 2 次提交
  17. 01 12月, 2022 1 次提交
  18. 29 11月, 2022 2 次提交
  19. 28 11月, 2022 1 次提交
  20. 27 11月, 2022 2 次提交
  21. 25 11月, 2022 2 次提交
  22. 24 11月, 2022 1 次提交
  23. 23 11月, 2022 4 次提交