- 19 1月, 2021 1 次提交
-
-
由 LinJiawei 提交于
-
- 18 1月, 2021 1 次提交
-
-
由 Yinan Xu 提交于
Tlb: divide normal 4k page and super page in tlb and l2tlb
-
- 17 1月, 2021 18 次提交
-
-
由 ZhangZifei 提交于
-
由 ZhangZifei 提交于
-
由 Yinan Xu 提交于
dev-prefetch: Enable ICache Prefetcher and fix bugs in DCache Prefetcher
-
由 Yinan Xu 提交于
PMA: add pma list
-
由 Yinan Xu 提交于
BlockInclusiveCache: add prefetch bit into Directory.
-
由 ZhangZifei 提交于
-
由 zhanglinjuan 提交于
-
由 zhanglinjuan 提交于
XSCore: Enable icache prefetch
-
由 William Wang 提交于
Auipc: get pc in jump unit
-
由 LinJiawei 提交于
-
由 Allen 提交于
-
由 Yinan Xu 提交于
icache: when ipf we modify pd resp instead of pd input
-
由 ljw 提交于
SRAM: specify desired name for each sram
-
由 ljw 提交于
Fix mret's imm bug
-
由 LinJiawei 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
-
由 Lingrui98 提交于
-
- 16 1月, 2021 20 次提交
-
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 William Wang 提交于
-
由 Yinan Xu 提交于
sdcard: fix dpi-c function call
-
由 Lingrui98 提交于
this commit has two motivations: 1. fix the bug of not sending valid instruction when ipf && !icahce_hit 2. save the delay of adding a mux of huge width before sending instr to predecode
-
由 Yinan Xu 提交于
-
由 William Wang 提交于
-
由 Fa_wang 提交于
-
由 LinJiawei 提交于
-
由 Fa_wang 提交于
-
由 LinJiawei 提交于
-
由 LinJiawei 提交于
-
由 William Wang 提交于
MMIO: change flash address to 0x10000000
-
由 ZhangZifei 提交于
-
由 William Wang 提交于
-
由 William Wang 提交于
Elegant l3 bank
-
由 William Wang 提交于
Fix RVC bug: get imm from expanded instructions
-