- 26 11月, 2020 5 次提交
-
-
由 ZhangZifei 提交于
-
由 ZhangZifei 提交于
-
由 ZhangZifei 提交于
-
由 YikeZhou 提交于
Add --max-instr option for emu
-
由 YikeZhou 提交于
modify Emulator::execute function argument list from (uint64_t n) to (uint64_t max_cycle, uint64_t max_instr)
-
- 24 11月, 2020 9 次提交
-
-
由 Steve Gou 提交于
Remove bpu handshake
-
由 ZhangZifei 提交于
-
由 ZhangZifei 提交于
-
由 Yinan Xu 提交于
L1plusCache: fixed typo.
-
由 Allen 提交于
Change icachemisQueueEntryIdWidth to icacheMissQueueEntryIdWidth.
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 ljw 提交于
Regfile: use regfile_160x64_10w16r_sim for blackbox module name
-
由 Yinan Xu 提交于
-
- 23 11月, 2020 17 次提交
-
-
由 Lingrui98 提交于
-
由 Lingrui98 提交于
-
由 Yinan Xu 提交于
Tage u fusion
-
由 Lingrui98 提交于
-
由 ljw 提交于
brq: opt timing
-
由 ljw 提交于
Freelist: opt timing
-
由 Lingrui98 提交于
-
由 ZhangZifei 提交于
one cycle fu will block, fast wakeup disallow block. see last commit
-
由 LinJiawei 提交于
-
由 Steve Gou 提交于
avoid optimizing SoC io
-
由 LinJiawei 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
-
由 Yinan Xu 提交于
support arbitrary dram latency via top level axi channel and support co-sim with dramsim3
-
由 ljw 提交于
AXI4SlaveModule: do not let aw and ar fire at the same time.
-
由 ZhangZifei 提交于
one cycle is not enough for fast wakeup for fast wakeup now need never block to shorten latency
-
- 22 11月, 2020 9 次提交