Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
a8a7ea0c
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
10 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
前往新版Gitcode,体验更适合开发者的 AI 搜索 >>
提交
a8a7ea0c
编写于
7月 26, 2021
作者:
L
Lingrui98
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
ftq: fix a bug generating pftAddr when an rvi br at the end
上级
43775d77
变更
1
显示空白变更内容
内联
并排
Showing
1 changed file
with
5 addition
and
3 deletion
+5
-3
src/main/scala/xiangshan/decoupled-frontend/NewFtq.scala
src/main/scala/xiangshan/decoupled-frontend/NewFtq.scala
+5
-3
未找到文件。
src/main/scala/xiangshan/decoupled-frontend/NewFtq.scala
浏览文件 @
a8a7ea0c
...
...
@@ -189,6 +189,8 @@ class FTBEntryGen(implicit p: Parameters) extends XSModule with HasBackendRedire
val
new_cfi_is_jalr
=
entry_has_jmp
&&
pd
.
jmpInfo
.
bits
(
0
)
&&
io
.
cfiIndex
.
valid
val
new_cfi_is_call
=
entry_has_jmp
&&
pd
.
jmpInfo
.
bits
(
1
)
&&
io
.
cfiIndex
.
valid
val
new_cfi_is_ret
=
entry_has_jmp
&&
pd
.
jmpInfo
.
bits
(
2
)
&&
io
.
cfiIndex
.
valid
val
last_jmp_rvi
=
entry_has_jmp
&&
pd
.
jmpOffset
===
(
PredictWidth
-
1
).
U
&&
!
pd
.
rvcMask
.
last
val
last_br_rvi
=
cfi_is_br
&&
io
.
cfiIndex
.
bits
===
(
PredictWidth
-
1
).
U
&&
!
pd
.
rvcMask
.
last
// if not hit, establish a new entry
init_entry
.
valid
:=
true
.
B
...
...
@@ -200,15 +202,15 @@ class FTBEntryGen(implicit p: Parameters) extends XSModule with HasBackendRedire
init_entry
.
jmpTarget
:=
io
.
target
init_entry
.
pftAddr
:=
Mux
(
entry_has_jmp
,
io
.
start_addr
+
(
pd
.
jmpOffset
<<
instOffsetBits
)
+
Mux
(
pd
.
rvcMask
(
pd
.
jmpOffset
),
2.
U
,
4.
U
),
io
.
start_addr
+
(
FetchWidth
*
4
).
U
)
io
.
start_addr
+
Mux
(
last_br_rvi
,
(
FetchWidth
*
4
+
2
).
U
,
(
FetchWidth
*
4
).
U
)
)
// TODO: carry bit is currently ignored
init_entry
.
isJalr
:=
new_cfi_is_jalr
init_entry
.
isCall
:=
new_cfi_is_call
init_entry
.
isRet
:=
new_cfi_is_ret
// TODO: oversize bit is currently ignored
init_entry
.
last_is_rvc
:=
Mux
(
entry_has_jmp
,
pd
.
rvcMask
(
pd
.
jmpOffset
),
pd
.
rvcMask
.
last
)
val
last_jmp_rvi
=
entry_has_jmp
&&
pd
.
jmpOffset
===
(
PredictWidth
-
1
).
U
&&
!
pd
.
rvcMask
.
last
val
last_br_rvi
=
cfi_is_br
&&
io
.
cfiIndex
.
bits
===
(
PredictWidth
-
1
).
U
&&
!
pd
.
rvcMask
.
last
init_entry
.
oversize
:=
last_br_rvi
||
last_jmp_rvi
// if hit, check whether a new cfi(only br is possible) is detected
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录