- 18 6月, 2020 4 次提交
-
-
由 Shuduo Sang 提交于
-
由 Shengliang Guan 提交于
[modify sim cases]
-
由 Shengliang Guan 提交于
make stop taosd by kill always done with continue check
-
由 Hui Li 提交于
-
- 17 6月, 2020 36 次提交
-
-
由 Shengliang Guan 提交于
Added arm64 support to travis-ci
-
由 Shengliang Guan 提交于
[TD-669] add tag scripts
-
由 Shengliang Guan 提交于
-
由 Shuduo Sang 提交于
[TD-670]
-
由 Shengliang Guan 提交于
-
由 Shengliang Guan 提交于
Feature/query
-
由 Haojun Liao 提交于
-
由 Haojun Liao 提交于
-
由 Shengliang Guan 提交于
Feature/pyconn: fix describe tables bugs which will cause the wrong length info of binary/nchar
-
由 Shengliang Guan 提交于
Hotfix/fixbug query
-
由 odidev 提交于
1. put the definitions of variables long_shifts and short_shifts and function shift_crc() in #ifndef _TD_ARM_, because this function and these variables are not used/called for arm64 build in travis. Hence warnings come up as errors. 2. Added arm64 jobs into .travis.yml by adding -DCPUTYPE=aarch64 with cmake command. Signed-off-by: Nodidev <odidev@puresoftware.com>
-
由 liu0x54 提交于
-
-
由 Haojun Liao 提交于
-
由 Shengliang Guan 提交于
fix insert/nchar-unicode.py case.
-
由 Shuduo Sang 提交于
-
由 Haojun Liao 提交于
-
由 Shengliang Guan 提交于
TD-617: fix some coverity issues
-
由 Haojun Liao 提交于
-
-
由 Shengliang Guan 提交于
-
由 Haojun Liao 提交于
-
由 Haojun Liao 提交于
-
由 Shengliang Guan 提交于
[TD-669] wrong errno while drop column from normal table
-
由 Shengliang Guan 提交于
-
由 Bomin Zhang 提交于
-
由 Shengliang Guan 提交于
[TD-669] incomplete update while alter vgroup
-
由 Shengliang Guan 提交于
-
由 Haojun Liao 提交于
-
由 Shengliang Guan 提交于
invalid refcount calc while alter table
-
由 Shengliang Guan 提交于
modify general/parser/stream.sim to make its result consistent.
-
由 Shengliang Guan 提交于
[add sim case]
-
由 Shengliang Guan 提交于
[TD-350]: add filter test cases for range
-
由 Shengliang Guan 提交于
-
由 Shengliang Guan 提交于
-
由 Shuduo Sang 提交于
[TD-642]
-