删除 tap_times_x10.v

tap_times_x10.v

-`timescale 1ns / 1ps
-//////////////////////////////////////////////////////////////////////////////////
-// Company: 
-// Engineer: 
-// 
-// Create Date: 2021/09/25 20:07:38
-// Design Name: 
-// Module Name: tap_times_x10
-// Project Name: 
-// Target Devices: 
-// Tool Versions: 
-// Description: 
-// 
-// Dependencies: 
-// 
-// Revision:
-// Revision 0.01 - File Created
-// Additional Comments:
-// 
-//////////////////////////////////////////////////////////////////////////////////
-
-
-module tap_times_x10(
-	input						clk		,
-	input						rst		,
-	
-	input	wire	signed[32:0]a0 		,
-	input	wire	signed[32:0]a1 		,
-	input	wire	signed[32:0]a2 		,
-	input	wire	signed[32:0]a3 		,
-	input	wire	signed[32:0]a4 		,
-	input	wire	signed[32:0]a5 		,
-	input	wire	signed[32:0]a6 		,
-	input	wire	signed[32:0]a7 		,
-	input	wire	signed[32:0]a8 		,
-	input	wire	signed[32:0]a9 		,  
-	
-	input	wire	signed[32:0]b0 		,
-	input	wire	signed[32:0]b1 		,
-	input	wire	signed[32:0]b2 		,
-	input	wire	signed[32:0]b3 		,
-	input	wire	signed[32:0]b4 		,
-	input	wire	signed[32:0]b5 		,
-	input	wire	signed[32:0]b6 		,
-	input	wire	signed[32:0]b7 		,
-	input	wire	signed[32:0]b8 		,
-	input	wire	signed[32:0]b9 		,
-	
-	output	wire	signed[65:0]p0		,
-	output	wire	signed[65:0]p1	    ,
-	output	wire	signed[65:0]p2	    ,
-	output	wire	signed[65:0]p3	    ,
-	output	wire	signed[65:0]p4	    ,
-	output	wire	signed[65:0]p5	    ,
-	output	wire	signed[65:0]p6	    ,
-	output	wire	signed[65:0]p7	    ,
-	output	wire	signed[65:0]p8	    ,
-	output	wire	signed[65:0]p9	
-		
-
-    );
-
-
-mult33_33 tap_times_x10_mult_0 (
-  .CLK(clk),  // input wire CLK
-  .A(a0),      // input wire [31 : 0] A
-  .B(b0),      // input wire [31 : 0] B
-  .P(p0)      // output wire [63 : 0] P
-);
-
-mult33_33 tap_times_x10_mult_1 (
-  .CLK(clk),  // input wire CLK
-  .A(a1),      // input wire [31 : 0] A
-  .B(b1),      // input wire [31 : 0] B
-  .P(p1)      // output wire [63 : 0] P
-);
-
-mult33_33 tap_times_x10_mult_2 (
-  .CLK(clk),  // input wire CLK
-  .A(a2),      // input wire [31 : 0] A
-  .B(b2),      // input wire [31 : 0] B
-  .P(p2)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_3 (
-  .CLK(clk),  // input wire CLK
-  .A(a3),      // input wire [31 : 0] A
-  .B(b3),      // input wire [31 : 0] B
-  .P(p3)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_4 (
-  .CLK(clk),  // input wire CLK
-  .A(a4),      // input wire [31 : 0] A
-  .B(b4),      // input wire [31 : 0] B
-  .P(p4)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_5 (
-  .CLK(clk),  // input wire CLK
-  .A(a5),      // input wire [31 : 0] A
-  .B(b5),      // input wire [31 : 0] B
-  .P(p5)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_6 (
-  .CLK(clk),  // input wire CLK
-  .A(a6),      // input wire [31 : 0] A
-  .B(b6),      // input wire [31 : 0] B
-  .P(p6)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_7 (
-  .CLK(clk),  // input wire CLK
-  .A(a7),      // input wire [31 : 0] A
-  .B(b7),      // input wire [31 : 0] B
-  .P(p7)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_8 (
-  .CLK(clk),  // input wire CLK
-  .A(a8),      // input wire [31 : 0] A
-  .B(b8),      // input wire [31 : 0] B
-  .P(p8)      // output wire [63 : 0] P
-);
-mult33_33 tap_times_x10_mult_9 (
-  .CLK(clk),  // input wire CLK
-  .A(a9),      // input wire [31 : 0] A
-  .B(b9),      // input wire [31 : 0] B
-  .P(p9)      // output wire [63 : 0] P
-);
-
-endmodule