Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
c6dc21c8
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
c6dc21c8
编写于
3月 13, 2008
作者:
W
Wolfgang Denk
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
HMI1001: add support for MPC5200 Rev. B processors.
Signed-off-by:
N
Wolfgang Denk
<
wd@denx.de
>
上级
90f13dce
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
18 addition
and
0 deletion
+18
-0
board/hmi1001/hmi1001.c
board/hmi1001/hmi1001.c
+18
-0
未找到文件。
board/hmi1001/hmi1001.c
浏览文件 @
c6dc21c8
...
...
@@ -147,6 +147,24 @@ long int initdram (int board_type)
#endif
/* CFG_RAMBOOT */
/*
* On MPC5200B we need to set the special configuration delay in the
* DDR controller. Please refer to Freescale's AN3221 "MPC5200B SDRAM
* Initialization and Configuration", 3.3.1 SDelay--MBAR + 0x0190:
*
* "The SDelay should be written to a value of 0x00000004. It is
* required to account for changes caused by normal wafer processing
* parameters."
*/
svr
=
get_svr
();
pvr
=
get_pvr
();
if
((
SVR_MJREV
(
svr
)
>=
2
)
&&
(
PVR_MAJ
(
pvr
)
==
1
)
&&
(
PVR_MIN
(
pvr
)
==
4
))
{
*
(
vu_long
*
)
MPC5XXX_SDRAM_SDELAY
=
0x04
;
__asm__
volatile
(
"sync"
);
}
/* return dramsize + dramsize2; */
return
dramsize
;
}
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录