Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
6aa9195d
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
6aa9195d
编写于
9月 10, 2010
作者:
S
Stefan Roese
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
ppc4xx: Fix CATcenter build
Signed-off-by:
N
Stefan Roese
<
sr@denx.de
>
上级
e6e1fb30
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
2 addition
and
21 deletion
+2
-21
include/configs/CATcenter.h
include/configs/CATcenter.h
+2
-21
未找到文件。
include/configs/CATcenter.h
浏览文件 @
6aa9195d
...
...
@@ -105,6 +105,7 @@
#define CONFIG_SYS_LOADS_BAUD_CHANGE 1
/* allow baudrate change */
#define CONFIG_PPC4xx_EMAC
#undef CONFIG_EXT_PHY
#define CONFIG_NET_MULTI 1
...
...
@@ -398,6 +399,7 @@
* I2C EEPROM (CAT24WC16) for environment
*/
#define CONFIG_HARD_I2C
/* I2c with hardware support */
#define CONFIG_PPC4XX_I2C
/* use PPC4xx driver */
#define CONFIG_SYS_I2C_SPEED 400000
/* I2C speed and slave address */
#define CONFIG_SYS_I2C_SLAVE 0x7F
...
...
@@ -410,16 +412,6 @@
/* last 4 bits of the address */
#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10
/* and takes up to 10 msec */
/*-----------------------------------------------------------------------
* Cache Configuration
*/
#define CONFIG_SYS_DCACHE_SIZE 16384
/* For AMCC 405 CPUs, older 405 ppc's */
/* have only 8kB, 16kB is save here */
#define CONFIG_SYS_CACHELINE_SIZE 32
/* ... */
#if defined(CONFIG_CMD_KGDB)
#define CONFIG_SYS_CACHELINE_SHIFT 5
/* log base 2 of the above value */
#endif
/*
* Init Memory Controller:
*
...
...
@@ -570,17 +562,6 @@
#define DIMM_READ_ADDR 0xAB
#define DIMM_WRITE_ADDR 0xAA
#define CPC0_PLLMR0 (CNTRL_DCR_BASE+0x0)
/* PLL mode 0 register */
#define CPC0_BOOT (CNTRL_DCR_BASE+0x1)
/* Chip Clock Status register */
#define CPC0_CR1 (CNTRL_DCR_BASE+0x2)
/* Chip Control 1 register */
#define CPC0_EPRCSR (CNTRL_DCR_BASE+0x3)
/* EMAC PHY Rcv Clk Src register */
#define CPC0_PLLMR1 (CNTRL_DCR_BASE+0x4)
/* PLL mode 1 register */
#define CPC0_UCR (CNTRL_DCR_BASE+0x5)
/* UART Control register */
#define CPC0_SRR (CNTRL_DCR_BASE+0x6)
/* Soft Reset register */
#define CPC0_JTAGID (CNTRL_DCR_BASE+0x7)
/* JTAG ID register */
#define CPC0_SPARE (CNTRL_DCR_BASE+0x8)
/* Spare DCR */
#define CPC0_PCI (CNTRL_DCR_BASE+0x9)
/* PCI Control register */
/* Defines for CPC0_PLLMR1 Register fields */
#define PLL_ACTIVE 0x80000000
#define CPC0_PLLMR1_SSCS 0x80000000
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录