Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
69bcf5bc
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
69bcf5bc
编写于
3月 29, 2010
作者:
K
Kumar Gala
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
85xx: Add defines for BUCSR bits to make code more readable
Signed-off-by:
N
Kumar Gala
<
galak@kernel.crashing.org
>
上级
22c9de06
变更
3
隐藏空白更改
内联
并排
Showing
3 changed file
with
10 addition
and
5 deletion
+10
-5
cpu/mpc85xx/release.S
cpu/mpc85xx/release.S
+3
-2
cpu/mpc85xx/start.S
cpu/mpc85xx/start.S
+4
-3
include/asm-ppc/processor.h
include/asm-ppc/processor.h
+3
-0
未找到文件。
cpu/mpc85xx/release.S
浏览文件 @
69bcf5bc
/*
*
Copyright
2008
-
20
09
Freescale
Semiconductor
,
Inc
.
*
Copyright
2008
-
20
10
Freescale
Semiconductor
,
Inc
.
*
Kumar
Gala
<
kumar
.
gala
@
freescale
.
com
>
*
*
See
file
CREDITS
for
list
of
people
who
contributed
to
this
...
...
@@ -61,7 +61,8 @@ __secondary_start_page:
#endif
/
*
Enable
branch
prediction
*/
li
r3
,
0x201
lis
r3
,
BUCSR_ENABLE
@
h
ori
r3
,
r3
,
BUCSR_ENABLE
@
l
mtspr
SPRN_BUCSR
,
r3
/
*
Ensure
TB
is
0
*/
...
...
cpu/mpc85xx/start.S
浏览文件 @
69bcf5bc
/*
*
Copyright
2004
,
2007
-
20
09
Freescale
Semiconductor
,
Inc
.
*
Copyright
2004
,
2007
-
20
10
Freescale
Semiconductor
,
Inc
.
*
Copyright
(
C
)
2003
Motorola
,
Inc
.
*
*
See
file
CREDITS
for
list
of
people
who
contributed
to
this
...
...
@@ -213,8 +213,9 @@ _start_e500:
/
*
Enable
Branch
Prediction
*/
#if defined(CONFIG_BTB)
li
r0
,
0x201
/*
BBFI
=
1
,
BPEN
=
1
*/
mtspr
BUCSR
,
r0
lis
r0
,
BUCSR_ENABLE
@
h
ori
r0
,
r0
,
BUCSR_ENABLE
@
l
mtspr
SPRN_BUCSR
,
r0
#endif
#if defined(CONFIG_SYS_INIT_DBCR)
...
...
include/asm-ppc/processor.h
浏览文件 @
69bcf5bc
...
...
@@ -533,6 +533,9 @@
#define SPRN_MCSRR0 0x23a
/* Machine Check Save and Restore Register 0 */
#define SPRN_MCSRR1 0x23b
/* Machine Check Save and Restore Register 1 */
#define SPRN_BUCSR 0x3f5
/* Branch Control and Status Register */
#define BUCSR_BBFI 0x00000200
/* Branch buffer flash invalidate */
#define BUCSR_BPEN 0x00000001
/* Branch prediction enable */
#define BUCSR_ENABLE (BUCSR_BBFI|BUCSR_BPEN)
#define SPRN_BBEAR 0x201
/* Branch Buffer Entry Address Register */
#define SPRN_BBTAR 0x202
/* Branch Buffer Target Address Register */
#define SPRN_PID1 0x279
/* Process ID Register 1 */
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录