Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
4914a68d
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
4914a68d
编写于
8月 26, 2017
作者:
M
Masahiro Yamada
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
ARM: uniphier: add PLL settings for PXs3
Signed-off-by:
N
Masahiro Yamada
<
yamada.masahiro@socionext.com
>
上级
a55957b9
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
55 addition
and
0 deletion
+55
-0
arch/arm/mach-uniphier/clk/pll-pxs3.c
arch/arm/mach-uniphier/clk/pll-pxs3.c
+55
-0
未找到文件。
arch/arm/mach-uniphier/clk/pll-pxs3.c
浏览文件 @
4914a68d
/*
* Copyright (C) 2017 Socionext Inc.
*
* SPDX-License-Identifier: GPL-2.0+
*/
#include <linux/delay.h>
#include "../init.h"
#include "../sc64-regs.h"
#include "pll.h"
/* PLL type: SSC */
#define SC_CPLLCTRL (SC_BASE_ADDR | 0x1400)
/* CPU/ARM */
#define SC_SPLLCTRL (SC_BASE_ADDR | 0x1410)
/* misc */
#define SC_SPLL2CTRL (SC_BASE_ADDR | 0x1420)
/* DSP */
#define SC_VPPLLCTRL (SC_BASE_ADDR | 0x1430)
/* VPE */
#define SC_VGPLLCTRL (SC_BASE_ADDR | 0x1440)
#define SC_DECPLLCTRL (SC_BASE_ADDR | 0x1450)
#define SC_ENCPLLCTRL (SC_BASE_ADDR | 0x1460)
#define SC_PXFPLLCTRL (SC_BASE_ADDR | 0x1470)
#define SC_DPLL0CTRL (SC_BASE_ADDR | 0x1480)
/* DDR memory 0 */
#define SC_DPLL1CTRL (SC_BASE_ADDR | 0x1490)
/* DDR memory 1 */
#define SC_DPLL2CTRL (SC_BASE_ADDR | 0x14a0)
/* DDR memory 2 */
#define SC_VSPLLCTRL (SC_BASE_ADDR | 0x14c0)
/* PLL type: VPLL27 */
#define SC_VPLL27FCTRL (SC_BASE_ADDR | 0x1500)
#define SC_VPLL27ACTRL (SC_BASE_ADDR | 0x1520)
/* PLL type: DSPLL */
#define SC_VPLL8KCTRL (SC_BASE_ADDR | 0x1540)
void
uniphier_pxs3_pll_init
(
void
)
{
uniphier_ld20_sscpll_init
(
SC_CPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
4
);
/* do nothing for SPLL */
uniphier_ld20_sscpll_init
(
SC_SPLL2CTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
4
);
uniphier_ld20_sscpll_init
(
SC_VPPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
2
);
uniphier_ld20_sscpll_init
(
SC_VGPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
2
);
uniphier_ld20_sscpll_init
(
SC_DECPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
2
);
uniphier_ld20_sscpll_init
(
SC_ENCPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
4
);
uniphier_ld20_sscpll_init
(
SC_PXFPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
2
);
uniphier_ld20_sscpll_init
(
SC_VSPLLCTRL
,
UNIPHIER_PLL_FREQ_DEFAULT
,
0
,
2
);
mdelay
(
1
);
uniphier_ld20_sscpll_ssc_en
(
SC_CPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_SPLL2CTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_VPPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_VGPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_DECPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_ENCPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_PXFPLLCTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_DPLL0CTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_DPLL1CTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_DPLL2CTRL
);
uniphier_ld20_sscpll_ssc_en
(
SC_VSPLLCTRL
);
uniphier_ld20_vpll27_init
(
SC_VPLL27FCTRL
);
uniphier_ld20_vpll27_init
(
SC_VPLL27ACTRL
);
uniphier_ld20_dspll_init
(
SC_VPLL8KCTRL
);
}
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录