Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
3a427fd2
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
3a427fd2
编写于
4月 29, 2008
作者:
W
Wolfgang Denk
浏览文件
操作
浏览文件
下载
差异文件
Merge branch 'master' of
git://www.denx.de/git/u-boot-mpc85xx
上级
8ea08e5b
45239cf4
变更
10
隐藏空白更改
内联
并排
Showing
10 changed file
with
16 addition
and
16 deletion
+16
-16
board/freescale/mpc8610hpcd/mpc8610hpcd.c
board/freescale/mpc8610hpcd/mpc8610hpcd.c
+1
-1
board/freescale/mpc8641hpcn/mpc8641hpcn.c
board/freescale/mpc8641hpcn/mpc8641hpcn.c
+1
-1
board/sbc8548/sbc8548.c
board/sbc8548/sbc8548.c
+1
-1
board/sbc8641d/sbc8641d.c
board/sbc8641d/sbc8641d.c
+2
-2
cpu/mpc85xx/spd_sdram.c
cpu/mpc85xx/spd_sdram.c
+2
-2
cpu/mpc86xx/spd_sdram.c
cpu/mpc86xx/spd_sdram.c
+2
-2
include/asm-ppc/immap_85xx.h
include/asm-ppc/immap_85xx.h
+3
-3
include/asm-ppc/immap_86xx.h
include/asm-ppc/immap_86xx.h
+2
-2
include/configs/MPC8610HPCD.h
include/configs/MPC8610HPCD.h
+1
-1
include/configs/sbc8641d.h
include/configs/sbc8641d.h
+1
-1
未找到文件。
board/freescale/mpc8610hpcd/mpc8610hpcd.c
浏览文件 @
3a427fd2
...
...
@@ -192,7 +192,7 @@ long int fixed_sdram(void)
ddr
->
cs0_bnds
=
0x0000001f
;
ddr
->
cs0_config
=
0x80010202
;
ddr
->
ext_refrec
=
0x00000000
;
ddr
->
timing_cfg_3
=
0x00000000
;
ddr
->
timing_cfg_0
=
0x00260802
;
ddr
->
timing_cfg_1
=
0x3935d322
;
ddr
->
timing_cfg_2
=
0x14904cc8
;
...
...
board/freescale/mpc8641hpcn/mpc8641hpcn.c
浏览文件 @
3a427fd2
...
...
@@ -130,7 +130,7 @@ fixed_sdram(void)
ddr
->
cs0_bnds
=
CFG_DDR_CS0_BNDS
;
ddr
->
cs0_config
=
CFG_DDR_CS0_CONFIG
;
ddr
->
ext_refrec
=
CFG_DDR_EXT_REFRESH
;
ddr
->
timing_cfg_3
=
CFG_DDR_TIMING_3
;
ddr
->
timing_cfg_0
=
CFG_DDR_TIMING_0
;
ddr
->
timing_cfg_1
=
CFG_DDR_TIMING_1
;
ddr
->
timing_cfg_2
=
CFG_DDR_TIMING_2
;
...
...
board/sbc8548/sbc8548.c
浏览文件 @
3a427fd2
...
...
@@ -299,7 +299,7 @@ long int fixed_sdram (void)
ddr
->
cs1_config
=
0x80010101
;
ddr
->
cs2_config
=
0x00000000
;
ddr
->
cs3_config
=
0x00000000
;
ddr
->
ext_refrec
=
0x00000000
;
ddr
->
timing_cfg_3
=
0x00000000
;
ddr
->
timing_cfg_0
=
0x00220802
;
ddr
->
timing_cfg_1
=
0x38377322
;
ddr
->
timing_cfg_2
=
0x0fa044C7
;
...
...
board/sbc8641d/sbc8641d.c
浏览文件 @
3a427fd2
...
...
@@ -135,7 +135,7 @@ long int fixed_sdram (void)
ddr
->
cs1_config
=
CFG_DDR_CS1_CONFIG
;
ddr
->
cs2_config
=
CFG_DDR_CS2_CONFIG
;
ddr
->
cs3_config
=
CFG_DDR_CS3_CONFIG
;
ddr
->
ext_refrec
=
CFG_DDR_EXT_REFRESH
;
ddr
->
timing_cfg_3
=
CFG_DDR_TIMING_3
;
ddr
->
timing_cfg_0
=
CFG_DDR_TIMING_0
;
ddr
->
timing_cfg_1
=
CFG_DDR_TIMING_1
;
ddr
->
timing_cfg_2
=
CFG_DDR_TIMING_2
;
...
...
@@ -166,7 +166,7 @@ long int fixed_sdram (void)
ddr
->
cs1_config
=
CFG_DDR2_CS1_CONFIG
;
ddr
->
cs2_config
=
CFG_DDR2_CS2_CONFIG
;
ddr
->
cs3_config
=
CFG_DDR2_CS3_CONFIG
;
ddr
->
ext_refrec
=
CFG_DDR2_EXT_REFRESH
;
ddr
->
timing_cfg_3
=
CFG_DDR2_EXT_REFRESH
;
ddr
->
timing_cfg_0
=
CFG_DDR2_TIMING_0
;
ddr
->
timing_cfg_1
=
CFG_DDR2_TIMING_1
;
ddr
->
timing_cfg_2
=
CFG_DDR2_TIMING_2
;
...
...
cpu/mpc85xx/spd_sdram.c
浏览文件 @
3a427fd2
...
...
@@ -610,8 +610,8 @@ spd_sdram(void)
/*
* Sneak in some Extended Refresh Recovery.
*/
ddr
->
ext_refrec
=
(
trfc_high
<<
16
);
debug
(
"DDR:
ext_refrec = 0x%08x
\n
"
,
ddr
->
ext_refrec
);
ddr
->
timing_cfg_3
=
(
trfc_high
<<
16
);
debug
(
"DDR:
timing_cfg_3 = 0x%08x
\n
"
,
ddr
->
timing_cfg_3
);
ddr
->
timing_cfg_1
=
(
0
...
...
cpu/mpc86xx/spd_sdram.c
浏览文件 @
3a427fd2
...
...
@@ -644,8 +644,8 @@ spd_init(unsigned char i2c_address, unsigned int ddr_num,
/*
* Sneak in some Extended Refresh Recovery.
*/
ddr
->
ext_refrec
=
(
trfc_high
<<
16
);
debug
(
"DDR:
ext_refrec = 0x%08x
\n
"
,
ddr
->
ext_refrec
);
ddr
->
timing_cfg_3
=
(
trfc_high
<<
16
);
debug
(
"DDR:
timing_cfg_3 = 0x%08x
\n
"
,
ddr
->
timing_cfg_3
);
ddr
->
timing_cfg_1
=
(
0
...
...
include/asm-ppc/immap_85xx.h
浏览文件 @
3a427fd2
...
...
@@ -92,7 +92,7 @@ typedef struct ccsr_ddr {
uint
cs2_config_2
;
/* 0x20c8 - DDR Chip Select Configuration 2 */
uint
cs3_config_2
;
/* 0x20cc - DDR Chip Select Configuration 2 */
char
res5
[
48
];
uint
ext_refrec
;
/* 0x2100 - DDR SDRAM Extended Refresh Recovery
*/
uint
timing_cfg_3
;
/* 0x2100 - DDR SDRAM Timing Configuration Register 3
*/
uint
timing_cfg_0
;
/* 0x2104 - DDR SDRAM Timing Configuration Register 0 */
uint
timing_cfg_1
;
/* 0x2108 - DDR SDRAM Timing Configuration Register 1 */
uint
timing_cfg_2
;
/* 0x210c - DDR SDRAM Timing Configuration Register 2 */
...
...
@@ -106,8 +106,8 @@ typedef struct ccsr_ddr {
char
res6
[
4
];
uint
sdram_clk_cntl
;
/* 0x2130 - DDR SDRAM Clock Control */
char
res7
[
20
];
uint
init_addr
ess
;
/* 0x2148 - DDR training initialization address */
uint
init_ext_addr
ess
;
/* 0x214C - DDR training initialization extended address */
uint
init_addr
;
/* 0x2148 - DDR training initialization address */
uint
init_ext_addr
;
/* 0x214C - DDR training initialization extended address */
char
res8_1
[
16
];
uint
timing_cfg_4
;
/* 0x2160 - DDR SDRAM Timing Configuration Register 4 */
uint
timing_cfg_5
;
/* 0x2164 - DDR SDRAM Timing Configuration Register 5 */
...
...
include/asm-ppc/immap_86xx.h
浏览文件 @
3a427fd2
...
...
@@ -109,7 +109,7 @@ typedef struct ccsr_ddr {
uint
cs4_config
;
/* 0x2090 - DDR Chip Select Configuration */
uint
cs5_config
;
/* 0x2094 - DDR Chip Select Configuration */
char
res7
[
104
];
uint
ext_refrec
;
/* 0x2100 - DDR SDRAM extended refresh recovery
*/
uint
timing_cfg_3
;
/* 0x2100 - DDR SDRAM Timing Configuration Register 3
*/
uint
timing_cfg_0
;
/* 0x2104 - DDR SDRAM Timing Configuration Register 0 */
uint
timing_cfg_1
;
/* 0x2108 - DDR SDRAM Timing Configuration Register 1 */
uint
timing_cfg_2
;
/* 0x210c - DDR SDRAM Timing Configuration Register 2 */
...
...
@@ -126,7 +126,7 @@ typedef struct ccsr_ddr {
uint
sdram_ocd_cntl
;
/* 0x2140 - DDR SDRAM OCD Control */
uint
sdram_ocd_status
;
/* 0x2144 - DDR SDRAM OCD Status */
uint
init_addr
;
/* 0x2148 - DDR training initialzation address */
uint
init_
addr_ext
;
/* 0x214C - DDR training initialzation extended address */
uint
init_
ext_addr
;
/* 0x214C - DDR training initialzation extended address */
char
res10
[
2728
];
uint
ip_rev1
;
/* 0x2BF8 - DDR IP Block Revision 1 */
uint
ip_rev2
;
/* 0x2BFC - DDR IP Block Revision 2 */
...
...
include/configs/MPC8610HPCD.h
浏览文件 @
3a427fd2
...
...
@@ -114,7 +114,7 @@
#if 0 /* TODO */
#define CFG_DDR_CS0_BNDS 0x0000000F
#define CFG_DDR_CS0_CONFIG 0x80010202 /* Enable, no interleaving */
#define CFG_DDR_
EXT_REFRESH
0x00000000
#define CFG_DDR_
TIMING_3
0x00000000
#define CFG_DDR_TIMING_0 0x00260802
#define CFG_DDR_TIMING_1 0x3935d322
#define CFG_DDR_TIMING_2 0x14904cc8
...
...
include/configs/sbc8641d.h
浏览文件 @
3a427fd2
...
...
@@ -136,7 +136,7 @@
#define CFG_DDR_CS1_CONFIG 0x00000000
#define CFG_DDR_CS2_CONFIG 0x00000000
#define CFG_DDR_CS3_CONFIG 0x00000000
#define CFG_DDR_
EXT_REFRESH
0x00000000
#define CFG_DDR_
TIMING_3
0x00000000
#define CFG_DDR_TIMING_0 0x00220802
#define CFG_DDR_TIMING_1 0x38377322
#define CFG_DDR_TIMING_2 0x002040c7
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录