Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OS
U-Boot.Mirror
提交
1c19863f
U
U-Boot.Mirror
项目概览
OS
/
U-Boot.Mirror
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
U
U-Boot.Mirror
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
1c19863f
编写于
9月 24, 2009
作者:
W
Wolfgang Denk
浏览文件
操作
浏览文件
下载
差异文件
Merge branch 'master' of /home/wd/git/u-boot/custodians
上级
184a3a27
fcdb36b8
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
25 addition
and
18 deletion
+25
-18
cpu/ppc4xx/4xx_pcie.c
cpu/ppc4xx/4xx_pcie.c
+15
-8
include/configs/intip.h
include/configs/intip.h
+10
-10
未找到文件。
cpu/ppc4xx/4xx_pcie.c
浏览文件 @
1c19863f
...
...
@@ -374,28 +374,35 @@ int ppc4xx_init_pcie(void)
/* Set PLL clock receiver to LVPECL */
SDR_WRITE
(
PESDR0_PLLLCT1
,
SDR_READ
(
PESDR0_PLLLCT1
)
|
1
<<
28
);
if
(
check_error
())
if
(
check_error
())
{
printf
(
"ERROR: failed to set PCIe reference clock receiver --"
"PESDR0_PLLLCT1 = 0x%08x
\n
"
,
SDR_READ
(
PESDR0_PLLLCT1
));
return
-
1
;
}
/* Did resistance calibration work? */
if
(
!
(
SDR_READ
(
PESDR0_PLLLCT2
)
&
0x10000
))
{
printf
(
"ERROR: PCIe resistance calibration failed --"
"PESDR0_PLLLCT2 = 0x%08x
\n
"
,
SDR_READ
(
PESDR0_PLLLCT2
));
if
(
!
(
SDR_READ
(
PESDR0_PLLLCT2
)
&
0x10000
))
{
printf
(
"PCIE: PESDR_PLLCT2 resistance calibration failed (0x%08x)
\n
"
,
SDR_READ
(
PESDR0_PLLLCT2
));
return
-
1
;
}
/* De-assert reset of PCIe PLL, wait for lock */
SDR_WRITE
(
PESDR0_PLLLCT1
,
SDR_READ
(
PESDR0_PLLLCT1
)
&
~
(
1
<<
24
));
udelay
(
3
);
udelay
(
3
00
);
/* 300 uS is maximum time lock should take */
while
(
time_out
)
{
if
(
!
(
SDR_READ
(
PESDR0_PLLLCT3
)
&
0x10000000
))
{
time_out
--
;
udelay
(
1
);
udelay
(
20
);
/* Wait 20 uS more if needed */
}
else
break
;
}
if
(
!
time_out
)
{
printf
(
"PCIE: VCO output not locked
\n
"
);
printf
(
"ERROR: PCIe PLL VCO output not locked to ref clock --"
"PESDR0_PLLLCTS=0x%08x
\n
"
,
SDR_READ
(
PESDR0_PLLLCT3
));
return
-
1
;
}
return
0
;
...
...
include/configs/intip.h
浏览文件 @
1c19863f
...
...
@@ -172,7 +172,7 @@
#define CONFIG_SYS_SDRAM_R3BAS 0x00000000
#define CONFIG_SYS_SDRAM_PLBADDULL 0x00000000
#define CONFIG_SYS_SDRAM_PLBADDUHB 0x00000008
#define CONFIG_SYS_SDRAM_CONF1LL 0x80001C
8
0
#define CONFIG_SYS_SDRAM_CONF1LL 0x80001C
0
0
#define CONFIG_SYS_SDRAM_CONF1HB 0x80001C80
#define CONFIG_SYS_SDRAM_CONFPATHB 0x10a68000
...
...
@@ -181,7 +181,7 @@
#define CONFIG_SYS_SDRAM0_MB1CF 0x00000000
#define CONFIG_SYS_SDRAM0_MB2CF 0x00000000
#define CONFIG_SYS_SDRAM0_MB3CF 0x00000000
#define CONFIG_SYS_SDRAM0_MCOPT1 0x0512
2
000
#define CONFIG_SYS_SDRAM0_MCOPT1 0x0512
0
000
#define CONFIG_SYS_SDRAM0_MCOPT2 0x00000000
#define CONFIG_SYS_SDRAM0_MODT0 0x00000000
#define CONFIG_SYS_SDRAM0_MODT1 0x00000000
...
...
@@ -193,7 +193,7 @@
#define CONFIG_SYS_SDRAM0_INITPLR1 0x81900400
#define CONFIG_SYS_SDRAM0_INITPLR2 0x81020000
#define CONFIG_SYS_SDRAM0_INITPLR3 0x81030000
#define CONFIG_SYS_SDRAM0_INITPLR4 0x8101000
0
#define CONFIG_SYS_SDRAM0_INITPLR4 0x8101000
2
#define CONFIG_SYS_SDRAM0_INITPLR5 0xE4000542
#define CONFIG_SYS_SDRAM0_INITPLR6 0x81900400
#define CONFIG_SYS_SDRAM0_INITPLR7 0x8A880000
...
...
@@ -201,21 +201,21 @@
#define CONFIG_SYS_SDRAM0_INITPLR9 0x8A880000
#define CONFIG_SYS_SDRAM0_INITPLR10 0x8A880000
#define CONFIG_SYS_SDRAM0_INITPLR11 0x81000442
#define CONFIG_SYS_SDRAM0_INITPLR12 0x8101038
0
#define CONFIG_SYS_SDRAM0_INITPLR13 0x8101000
0
#define CONFIG_SYS_SDRAM0_INITPLR12 0x8101038
2
#define CONFIG_SYS_SDRAM0_INITPLR13 0x8101000
2
#define CONFIG_SYS_SDRAM0_INITPLR14 0x00000000
#define CONFIG_SYS_SDRAM0_INITPLR15 0x00000000
#define CONFIG_SYS_SDRAM0_RQDC 0x80000038
#define CONFIG_SYS_SDRAM0_RFDC 0x00
3F0000
#define CONFIG_SYS_SDRAM0_RDCC 0x
8
0000000
#define CONFIG_SYS_SDRAM0_RFDC 0x00
000257
#define CONFIG_SYS_SDRAM0_RDCC 0x
4
0000000
#define CONFIG_SYS_SDRAM0_DLCR 0x00000000
#define CONFIG_SYS_SDRAM0_CLKTR 0x40000000
#define CONFIG_SYS_SDRAM0_WRDTR 0x840008
00
#define CONFIG_SYS_SDRAM0_WRDTR 0x840008
23
#define CONFIG_SYS_SDRAM0_SDTR1 0x80201000
#define CONFIG_SYS_SDRAM0_SDTR2 0x32204232
#define CONFIG_SYS_SDRAM0_SDTR3 0x090
B
0D15
#define CONFIG_SYS_SDRAM0_SDTR3 0x090
C
0D15
#define CONFIG_SYS_SDRAM0_MMODE 0x00000442
#define CONFIG_SYS_SDRAM0_MEMODE 0x0000000
0
#define CONFIG_SYS_SDRAM0_MEMODE 0x0000000
2
#define CONFIG_SYS_MBYTES_SDRAM 256
/* 256MB */
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录