1. 07 2月, 2010 1 次提交
  2. 04 10月, 2009 1 次提交
    • A
      tcg: add ext{8,16,32}u_i{32,64} TCG ops · cfc86988
      Aurelien Jarno 提交于
      Currently zero extensions ops are implemented by a and op with a
      constant. This is then catched in some backend, and replaced by
      a zero extension instruction. While this works well on RISC
      machines, this adds a useless register move on non-RISC machines.
      
      Example on x86:
        ext16u_i32 r1, r2
      is translated into
        mov    %eax,%ebx
        movzwl %bx, %ebx
      while the optimized version should be:
        movzwl %ax, %ebx
      
      This patch adds ext{8,16,32}u_i{32,64} TCG ops that can be
      implemented in the backends to avoid emitting useless register
      moves.
      Signed-off-by: NAurelien Jarno <aurelien@aurel32.net>
      cfc86988
  3. 17 9月, 2009 1 次提交
  4. 18 7月, 2009 1 次提交
  5. 29 3月, 2009 2 次提交
  6. 13 3月, 2009 4 次提交
  7. 11 3月, 2009 2 次提交
  8. 10 3月, 2009 5 次提交
  9. 10 2月, 2009 1 次提交
  10. 01 1月, 2009 1 次提交
  11. 13 12月, 2008 1 次提交
  12. 08 12月, 2008 2 次提交
  13. 17 11月, 2008 1 次提交
  14. 03 11月, 2008 3 次提交
  15. 02 11月, 2008 3 次提交
  16. 21 10月, 2008 2 次提交
  17. 24 9月, 2008 1 次提交
  18. 22 9月, 2008 1 次提交
  19. 21 9月, 2008 1 次提交
  20. 26 5月, 2008 1 次提交
  21. 24 5月, 2008 3 次提交
  22. 23 5月, 2008 1 次提交
  23. 22 5月, 2008 1 次提交