Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openeuler
qemu
提交
5b5352b2
Q
qemu
项目概览
openeuler
/
qemu
通知
10
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
Q
qemu
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
未验证
提交
5b5352b2
编写于
6月 10, 2016
作者:
A
Artyom Tarasenko
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
target-sparc: add UltraSPARC T1 TLB #defines
Signed-off-by:
N
Artyom Tarasenko
<
atar4qemu@gmail.com
>
上级
c2c7f864
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
4 addition
and
0 deletion
+4
-0
target/sparc/cpu.h
target/sparc/cpu.h
+4
-0
未找到文件。
target/sparc/cpu.h
浏览文件 @
5b5352b2
...
...
@@ -336,6 +336,10 @@ enum {
#define TTE_PGSIZE_UA2005(tte) ((tte) & 7ULL)
#define TTE_PA(tte) ((tte) & 0x1ffffffe000ULL)
/* UltraSPARC T1 specific */
#define TLB_UST1_IS_REAL_BIT (1ULL << 9)
/* Real translation entry */
#define TLB_UST1_IS_SUN4V_BIT (1ULL << 10)
/* sun4u/sun4v TTE format switch */
#define SFSR_NF_BIT (1ULL << 24)
/* JPS1 NoFault */
#define SFSR_TM_BIT (1ULL << 15)
/* JPS1 TLB Miss */
#define SFSR_FT_VA_IMMU_BIT (1ULL << 13)
/* USIIi VA out of range (IMMU) */
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录