Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openeuler
qemu
提交
2cf5e350
Q
qemu
项目概览
openeuler
/
qemu
通知
10
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
Q
qemu
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
2cf5e350
编写于
8月 29, 2012
作者:
R
Richard Henderson
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
target-s390: Implement BRANCH ON INDEX
Signed-off-by:
N
Richard Henderson
<
rth@twiddle.net
>
上级
4f3adfb2
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
62 addition
and
0 deletion
+62
-0
target-s390x/insn-data.def
target-s390x/insn-data.def
+10
-0
target-s390x/translate.c
target-s390x/translate.c
+52
-0
未找到文件。
target-s390x/insn-data.def
浏览文件 @
2cf5e350
...
...
@@ -90,6 +90,16 @@
/* BRANCH RELATIVE ON COUNT */
C(0xa706, BRCT, RI_b, Z, 0, 0, 0, 0, bct32, 0)
C(0xa707, BRCTG, RI_b, Z, 0, 0, 0, 0, bct64, 0)
/* BRANCH ON INDEX */
D(0x8600, BXH, RS_a, Z, 0, a2, 0, 0, bx32, 0, 0)
D(0x8700, BXLE, RS_a, Z, 0, a2, 0, 0, bx32, 0, 1)
D(0xeb44, BXHG, RSY_a, Z, 0, a2, 0, 0, bx64, 0, 0)
D(0xeb45, BXLEG, RSY_a, Z, 0, a2, 0, 0, bx64, 0, 1)
/* BRANCH RELATIVE ON INDEX */
D(0x8400, BRXH, RSI, Z, 0, 0, 0, 0, bx32, 0, 0)
D(0x8500, BRXLE, RSI, Z, 0, 0, 0, 0, bx32, 0, 1)
D(0xec44, BRXHG, RIE_e, Z, 0, 0, 0, 0, bx64, 0, 0)
D(0xec45, BRXHLE, RIE_e, Z, 0, 0, 0, 0, bx64, 0, 1)
/* CHECKSUM */
C(0xb241, CKSM, RRE, Z, r1_o, ra2, new, r1_32, cksm, 0)
...
...
target-s390x/translate.c
浏览文件 @
2cf5e350
...
...
@@ -1355,6 +1355,58 @@ static ExitStatus op_bct64(DisasContext *s, DisasOps *o)
return
help_branch
(
s
,
&
c
,
is_imm
,
imm
,
o
->
in2
);
}
static
ExitStatus
op_bx32
(
DisasContext
*
s
,
DisasOps
*
o
)
{
int
r1
=
get_field
(
s
->
fields
,
r1
);
int
r3
=
get_field
(
s
->
fields
,
r3
);
bool
is_imm
=
have_field
(
s
->
fields
,
i2
);
int
imm
=
is_imm
?
get_field
(
s
->
fields
,
i2
)
:
0
;
DisasCompare
c
;
TCGv_i64
t
;
c
.
cond
=
(
s
->
insn
->
data
?
TCG_COND_LE
:
TCG_COND_GT
);
c
.
is_64
=
false
;
c
.
g1
=
false
;
c
.
g2
=
false
;
t
=
tcg_temp_new_i64
();
tcg_gen_add_i64
(
t
,
regs
[
r1
],
regs
[
r3
]);
c
.
u
.
s32
.
a
=
tcg_temp_new_i32
();
c
.
u
.
s32
.
b
=
tcg_temp_new_i32
();
tcg_gen_trunc_i64_i32
(
c
.
u
.
s32
.
a
,
t
);
tcg_gen_trunc_i64_i32
(
c
.
u
.
s32
.
b
,
regs
[
r3
|
1
]);
store_reg32_i64
(
r1
,
t
);
tcg_temp_free_i64
(
t
);
return
help_branch
(
s
,
&
c
,
is_imm
,
imm
,
o
->
in2
);
}
static
ExitStatus
op_bx64
(
DisasContext
*
s
,
DisasOps
*
o
)
{
int
r1
=
get_field
(
s
->
fields
,
r1
);
int
r3
=
get_field
(
s
->
fields
,
r3
);
bool
is_imm
=
have_field
(
s
->
fields
,
i2
);
int
imm
=
is_imm
?
get_field
(
s
->
fields
,
i2
)
:
0
;
DisasCompare
c
;
c
.
cond
=
(
s
->
insn
->
data
?
TCG_COND_LE
:
TCG_COND_GT
);
c
.
is_64
=
true
;
if
(
r1
==
(
r3
|
1
))
{
c
.
u
.
s64
.
b
=
load_reg
(
r3
|
1
);
c
.
g2
=
false
;
}
else
{
c
.
u
.
s64
.
b
=
regs
[
r3
|
1
];
c
.
g2
=
true
;
}
tcg_gen_add_i64
(
regs
[
r1
],
regs
[
r1
],
regs
[
r3
]);
c
.
u
.
s64
.
a
=
regs
[
r1
];
c
.
g1
=
true
;
return
help_branch
(
s
,
&
c
,
is_imm
,
imm
,
o
->
in2
);
}
static
ExitStatus
op_ceb
(
DisasContext
*
s
,
DisasOps
*
o
)
{
gen_helper_ceb
(
cc_op
,
cpu_env
,
o
->
in1
,
o
->
in2
);
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录