1. 30 8月, 2012 1 次提交
    • A
      drm/radeon/atom: rework DIG modesetting on DCE3+ · 8d1af57a
      Alex Deucher 提交于
      The ordering is important and the current drm code
      wasn't cutting it for modern DIG encoders.  We need
      to have information about crtc before setting up
      the encoders so I've shifted the ordering a bit.
      Probably we'll need a full rework akin to danvet's
      recent intel patchs.  This patch fixes numerous
      issues with DP bridge chips and makes link training
      much more reliable.
      Signed-off-by: NAlex Deucher <alexander.deucher@amd.com>
      Cc: stable@vger.kernel.org
      8d1af57a
  2. 25 7月, 2012 1 次提交
  3. 20 7月, 2012 1 次提交
  4. 16 6月, 2012 1 次提交
  5. 17 5月, 2012 1 次提交
  6. 13 5月, 2012 1 次提交
  7. 24 4月, 2012 1 次提交
  8. 10 4月, 2012 1 次提交
  9. 26 3月, 2012 1 次提交
  10. 21 3月, 2012 3 次提交
  11. 25 1月, 2012 4 次提交
  12. 20 12月, 2011 1 次提交
  13. 02 11月, 2011 7 次提交
  14. 18 10月, 2011 2 次提交
  15. 06 10月, 2011 1 次提交
  16. 23 9月, 2011 1 次提交
  17. 12 8月, 2011 1 次提交
  18. 20 6月, 2011 2 次提交
  19. 17 6月, 2011 5 次提交
  20. 05 6月, 2011 1 次提交
  21. 24 5月, 2011 1 次提交
  22. 20 5月, 2011 2 次提交