Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openanolis
cloud-kernel
提交
8b281db5
cloud-kernel
项目概览
openanolis
/
cloud-kernel
大约 1 年 前同步成功
通知
158
Star
36
Fork
7
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
10
列表
看板
标记
里程碑
合并请求
2
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
cloud-kernel
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
10
Issue
10
列表
看板
标记
里程碑
合并请求
2
合并请求
2
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
8b281db5
编写于
5月 31, 2010
作者:
B
Ben Skeggs
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
drm/nv50: cast IGP memory location to u64 before shifting
Signed-off-by:
N
Ben Skeggs
<
bskeggs@redhat.com
>
上级
becd2142
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
2 addition
and
1 deletion
+2
-1
drivers/gpu/drm/nouveau/nouveau_mem.c
drivers/gpu/drm/nouveau/nouveau_mem.c
+2
-1
未找到文件。
drivers/gpu/drm/nouveau/nouveau_mem.c
浏览文件 @
8b281db5
...
...
@@ -540,7 +540,8 @@ nouveau_mem_detect(struct drm_device *dev)
dev_priv
->
vram_size
=
nv_rd32
(
dev
,
NV04_FIFO_DATA
);
dev_priv
->
vram_size
&=
NV10_FIFO_DATA_RAM_AMOUNT_MB_MASK
;
if
(
dev_priv
->
chipset
==
0xaa
||
dev_priv
->
chipset
==
0xac
)
dev_priv
->
vram_sys_base
=
nv_rd32
(
dev
,
0x100e10
)
<<
12
;
dev_priv
->
vram_sys_base
=
nv_rd32
(
dev
,
0x100e10
);
dev_priv
->
vram_sys_base
<<=
12
;
}
NV_INFO
(
dev
,
"Detected %dMiB VRAM
\n
"
,
(
int
)(
dev_priv
->
vram_size
>>
20
));
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录