Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openanolis
cloud-kernel
提交
2a6b8148
cloud-kernel
项目概览
openanolis
/
cloud-kernel
1 年多 前同步成功
通知
160
Star
36
Fork
7
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
10
列表
看板
标记
里程碑
合并请求
2
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
cloud-kernel
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
10
Issue
10
列表
看板
标记
里程碑
合并请求
2
合并请求
2
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
提交
2a6b8148
编写于
4月 25, 2008
作者:
P
Paul Mundt
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
sh64: Setup I/D-TLB defaults in SH-5 probe path.
Signed-off-by:
N
Paul Mundt
<
lethal@linux-sh.org
>
上级
640f7487
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
4 addition
and
0 deletion
+4
-0
arch/sh/kernel/cpu/sh5/probe.c
arch/sh/kernel/cpu/sh5/probe.c
+4
-0
未找到文件。
arch/sh/kernel/cpu/sh5/probe.c
浏览文件 @
2a6b8148
...
...
@@ -15,6 +15,7 @@
#include <linux/string.h>
#include <asm/processor.h>
#include <asm/cache.h>
#include <asm/tlb.h>
int
__init
detect_cpu_and_cache_system
(
void
)
{
...
...
@@ -67,5 +68,8 @@ int __init detect_cpu_and_cache_system(void)
set_bit
(
SH_CACHE_MODE_WB
,
&
(
boot_cpu_data
.
dcache
.
flags
));
#endif
/* Setup some I/D TLB defaults */
sh64_tlb_init
();
return
0
;
}
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录