Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
2345VOR
rt-thread
提交
0d1cc356
R
rt-thread
项目概览
2345VOR
/
rt-thread
与 Fork 源项目一致
Fork自
RT-Thread / rt-thread
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
R
rt-thread
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
0d1cc356
编写于
12月 15, 2018
作者:
Z
zhaohengbo
浏览文件
操作
浏览文件
下载
差异文件
Merge remote-tracking branch 'upstream/master'
上级
afcd8b45
c72dc1a7
变更
3
隐藏空白更改
内联
并排
Showing
3 changed file
with
23 addition
and
4 deletion
+23
-4
libcpu/arm/cortex-m0/cpuport.c
libcpu/arm/cortex-m0/cpuport.c
+19
-0
libcpu/risc-v/e310/interrupt_gcc.S
libcpu/risc-v/e310/interrupt_gcc.S
+2
-2
libcpu/risc-v/rv32m1/interrupt_gcc.S
libcpu/risc-v/rv32m1/interrupt_gcc.S
+2
-2
未找到文件。
libcpu/arm/cortex-m0/cpuport.c
浏览文件 @
0d1cc356
...
...
@@ -114,3 +114,22 @@ void rt_hw_hard_fault_exception(struct exception_stack_frame *contex)
while
(
1
);
}
#define SCB_CFSR (*(volatile const unsigned *)0xE000ED28)
/* Configurable Fault Status Register */
#define SCB_HFSR (*(volatile const unsigned *)0xE000ED2C)
/* HardFault Status Register */
#define SCB_MMAR (*(volatile const unsigned *)0xE000ED34)
/* MemManage Fault Address register */
#define SCB_BFAR (*(volatile const unsigned *)0xE000ED38)
/* Bus Fault Address Register */
#define SCB_AIRCR (*(volatile unsigned long *)0xE000ED00)
/* Reset control Address Register */
#define SCB_RESET_VALUE 0x05FA0004
/* Reset value, write to SCB_AIRCR can reset cpu */
#define SCB_CFSR_MFSR (*(volatile const unsigned char*)0xE000ED28)
/* Memory-management Fault Status Register */
#define SCB_CFSR_BFSR (*(volatile const unsigned char*)0xE000ED29)
/* Bus Fault Status Register */
#define SCB_CFSR_UFSR (*(volatile const unsigned short*)0xE000ED2A)
/* Usage Fault Status Register */
/**
* reset CPU
*/
RT_WEAK
void
rt_hw_cpu_reset
(
void
)
{
SCB_AIRCR
=
SCB_RESET_VALUE
;
//((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |SCB_AIRCR_SYSRESETREQ_Msk);
}
libcpu/risc-v/e310/interrupt_gcc.S
浏览文件 @
0d1cc356
...
...
@@ -69,9 +69,9 @@ trap_entry:
/
*
need
to
switch
new
thread
*/
la
s0
,
rt_thread_switch_interrupt_flag
LOAD
s2
,
0
(
s0
)
lw
s2
,
0
(
s0
)
beqz
s2
,
spurious_interrupt
STORE
zero
,
0
(
s0
)
sw
zero
,
0
(
s0
)
csrr
a0
,
mepc
STORE
a0
,
0
*
REGBYTES
(
sp
)
...
...
libcpu/risc-v/rv32m1/interrupt_gcc.S
浏览文件 @
0d1cc356
...
...
@@ -69,10 +69,10 @@ IRQ_Handler:
/
*
need
to
switch
new
thread
*/
la
s0
,
rt_thread_switch_interrupt_flag
LOAD
s2
,
0
(
s0
)
lw
s2
,
0
(
s0
)
beqz
s2
,
spurious_interrupt
/
*
clear
switch
interrupt
flag
*/
STORE
zero
,
0
(
s0
)
sw
zero
,
0
(
s0
)
csrr
a0
,
mepc
STORE
a0
,
0
*
REGBYTES
(
sp
)
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录