Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
2345VOR
rt-thread
提交
05cfeac3
R
rt-thread
项目概览
2345VOR
/
rt-thread
与 Fork 源项目一致
Fork自
RT-Thread / rt-thread
通知
1
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
R
rt-thread
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
未验证
提交
05cfeac3
编写于
12月 29, 2017
作者:
B
Bernard Xiong
提交者:
GitHub
12月 29, 2017
浏览文件
操作
浏览文件
下载
差异文件
Merge pull request #1148 from uestczyh222/master
[BSP][STM32F4xx-HAL]Update clock tree
上级
813919b6
0779b009
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
73 addition
and
8 deletion
+73
-8
bsp/stm32f4xx-HAL/drivers/board.c
bsp/stm32f4xx-HAL/drivers/board.c
+73
-8
未找到文件。
bsp/stm32f4xx-HAL/drivers/board.c
浏览文件 @
05cfeac3
...
...
@@ -10,6 +10,7 @@
* Change Logs:
* Date Author Notes
* 2009-09-22 Bernard add board.h to this bsp
* 2017-12-29 ZYH Correctly generate the 48M clock
*/
#include <rtthread.h>
...
...
@@ -20,12 +21,24 @@
*/
/*@{*/
#ifdef RT_USING_HSI
#error Can not using HSI on this bsp
#endif
#if defined(RCC_PERIPHCLK_SDIO) || defined(RCC_PERIPHCLK_CEC) || defined(RCC_PERIPHCLK_LTDC)\
|| defined(RCC_PERIPHCLK_SPDIFRX) || defined(RCC_PERIPHCLK_FMPI2C1) || defined(RCC_PERIPHCLK_LPTIM1)
#warning Please give priority to the correctness of the clock tree when the peripherals are abnormal
#endif
static
void
SystemClock_Config
(
void
)
{
rt_uint32_t
hse_clk
,
sys_clk
;
#if (RT_HSE_VALVE % 1000000 != 0)
#error HSE must be integer of MHz
#endif
hse_clk
=
HSE_VALUE
/
1000000UL
;
sys_clk
=
HCLK_VALUE
/
1000000UL
;
RCC_OscInitTypeDef
RCC_OscInitStruct
;
RCC_ClkInitTypeDef
RCC_ClkInitStruct
;
#if
def RT_USING_RTC
#if
defined(RT_USING_RTC) || defined(RCC_PERIPHCLK_CLK48)
RCC_PeriphCLKInitTypeDef
PeriphClkInitStruct
;
#endif
/**Configure the main internal regulator output voltage
...
...
@@ -44,10 +57,55 @@ static void SystemClock_Config(void)
RCC_OscInitStruct
.
HSEState
=
RCC_HSE_ON
;
RCC_OscInitStruct
.
PLL
.
PLLState
=
RCC_PLL_ON
;
RCC_OscInitStruct
.
PLL
.
PLLSource
=
RCC_PLLSOURCE_HSE
;
RCC_OscInitStruct
.
PLL
.
PLLM
=
(
HSE_VALUE
/
1000000UL
);
//Get 1M clock
RCC_OscInitStruct
.
PLL
.
PLLN
=
(
HCLK_VALUE
/
1000000UL
)
*
2
;
//Get 2*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV2
;
//Get HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLQ
=
RCC_OscInitStruct
.
PLL
.
PLLN
/
48
;
//Get 48M Clock
if
(
hse_clk
%
2
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLM
=
hse_clk
/
2
;
//Get 2M clock
if
((
sys_clk
*
2
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
;
//Get 2*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV2
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
4
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
2
;
//Get 4*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV4
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
6
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
3
;
//Get 6*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV6
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
8
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
4
;
//Get 8*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV8
;
//Get HCLK_VALUE
}
}
else
{
RCC_OscInitStruct
.
PLL
.
PLLM
=
hse_clk
;
//Get 1M clock
if
((
sys_clk
*
2
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
2
;
//Get 2*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV2
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
4
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
4
;
//Get 4*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV4
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
6
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
6
;
//Get 6*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV6
;
//Get HCLK_VALUE
}
else
if
((
sys_clk
*
8
)
%
48
==
0
)
{
RCC_OscInitStruct
.
PLL
.
PLLN
=
sys_clk
*
8
;
//Get 8*HCLK_VALUE
RCC_OscInitStruct
.
PLL
.
PLLP
=
RCC_PLLP_DIV8
;
//Get HCLK_VALUE
}
}
RCC_OscInitStruct
.
PLL
.
PLLQ
=
hse_clk
/
RCC_OscInitStruct
.
PLL
.
PLLM
*
RCC_OscInitStruct
.
PLL
.
PLLN
/
48
;
//Get 48M Clock
if
(
HAL_RCC_OscConfig
(
&
RCC_OscInitStruct
)
!=
HAL_OK
)
{
while
(
1
)
...
...
@@ -94,9 +152,16 @@ static void SystemClock_Config(void)
{}
}
#endif
#ifdef RT_USING_RTC
PeriphClkInitStruct
.
PeriphClockSelection
=
RCC_PERIPHCLK_RTC
;
#if defined(RT_USING_RTC) || defined(RCC_PERIPHCLK_CLK48)
PeriphClkInitStruct
.
PeriphClockSelection
=
0
;
#ifdef RT_USING_RTC
PeriphClkInitStruct
.
PeriphClockSelection
|=
RCC_PERIPHCLK_RTC
;
PeriphClkInitStruct
.
RTCClockSelection
=
RCC_RTCCLKSOURCE_LSI
;
#endif
#ifdef RCC_PERIPHCLK_CLK48
PeriphClkInitStruct
.
PeriphClockSelection
|=
RCC_PERIPHCLK_CLK48
;
PeriphClkInitStruct
.
Clk48ClockSelection
=
RCC_CLK48CLKSOURCE_PLLQ
;
#endif
if
(
HAL_RCCEx_PeriphCLKConfig
(
&
PeriphClkInitStruct
)
!=
HAL_OK
)
{
while
(
1
)
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录