Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
nexus-am
提交
7bbf5032
N
nexus-am
项目概览
OpenXiangShan
/
nexus-am
大约 1 年 前同步成功
通知
2
Star
21
Fork
25
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
N
nexus-am
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
7bbf5032
编写于
5月 12, 2022
作者:
W
William Wang
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
southlake: update cpu peripheral addr and simmmio addr
上级
429db2c2
变更
5
隐藏空白更改
内联
并排
Showing
5 changed file
with
10 addition
and
10 deletion
+10
-10
am/src/nemu/include/nemu.h
am/src/nemu/include/nemu.h
+1
-1
am/src/nemu/isa/riscv/vme.c
am/src/nemu/isa/riscv/vme.c
+1
-1
am/src/southlake/common/uartlite.c
am/src/southlake/common/uartlite.c
+1
-1
am/src/xs/include/xs.h
am/src/xs/include/xs.h
+4
-4
tests/cacheoptest/llc/src/huancunop.c
tests/cacheoptest/llc/src/huancunop.c
+3
-3
未找到文件。
am/src/nemu/include/nemu.h
浏览文件 @
7bbf5032
...
...
@@ -26,7 +26,7 @@
# define SYNC_ADDR 0x40001004
# define FB_ADDR 0x50000000
#elif defined(__ARCH_RISCV64_XS_SOUTHLAKE) || defined(__ARCH_RISCV64_XS_SOUTHLAKE_FLASH)
# define RTC_ADDR 0x1f
0
000bff8
# define RTC_ADDR 0x1f
1
000bff8
// CLINT 0x1f00000000
#else
# define SERIAL_PORT 0xa10003f8
...
...
am/src/nemu/isa/riscv/vme.c
浏览文件 @
7bbf5032
...
...
@@ -21,7 +21,7 @@ static const _Area segments[] = { // Kernel memory mappings
RANGE_LEN
(
0xc0000000
,
0x100000
),
// page table test allocates from this position
#elif defined(__ARCH_RISCV64_XS_SOUTHLAKE) || defined(__ARCH_RISCV64_XS_SOUTHLAKE_FLASH)
RANGE_LEN
(
0x2000000000
,
0x8000000
),
// PMEM
RANGE_LEN
(
0x1f
1
0050000
,
0x1000
),
// uart
RANGE_LEN
(
0x1f
0
0050000
,
0x1000
),
// uart
// RANGE_LEN(CLINT_MMIO, 0x10000), // clint/timer
// RANGE_LEN(0x1f0c000000, 0x4000000), // PLIC
RANGE_LEN
(
0x2040000000
,
0x100000
),
// page table test allocates from this position
...
...
am/src/southlake/common/uartlite.c
浏览文件 @
7bbf5032
...
...
@@ -3,7 +3,7 @@
#include <riscv.h>
#include <klib.h>
#define UARTLITE_MMIO 0x1f
1
0050000
#define UARTLITE_MMIO 0x1f
0
0050000
#define UARTLITE_RX_FIFO 0x0
#define UARTLITE_TX_FIFO 0x4
#define UARTLITE_STAT_REG 0x8
...
...
am/src/xs/include/xs.h
浏览文件 @
7bbf5032
...
...
@@ -13,10 +13,10 @@
#define INTR_RANDOM_MASK (0x40070010UL)
#define PLIC_BASE_ADDR (0x3c000000UL)
#elif defined(__ARCH_RISCV64_XS_SOUTHLAKE) || defined(__ARCH_RISCV64_XS_SOUTHLAKE_FLASH)
#define INTR_GEN_ADDR (0x1f
1
0060000UL)
#define INTR_RANDOM (0x1f
1
0060008UL)
#define INTR_RANDOM_MASK (0x1f
1
0060010UL)
#define PLIC_BASE_ADDR (0x1f
0
c000000UL)
#define INTR_GEN_ADDR (0x1f
0
0060000UL)
#define INTR_RANDOM (0x1f
0
0060008UL)
#define INTR_RANDOM_MASK (0x1f
0
0060010UL)
#define PLIC_BASE_ADDR (0x1f
1
c000000UL)
#endif
extern
int
__am_ncpu
;
...
...
tests/cacheoptest/llc/src/huancunop.c
浏览文件 @
7bbf5032
...
...
@@ -3,9 +3,9 @@
// naive LLC cache op test
#if defined(__ARCH_RISCV64_XS_SOUTHLAKE) || defined(__ARCH_RISCV64_XS_SOUTHLAKE_FLASH)
#define CACHE_CTRL_BASE 0x1f
0
0040100
#define CACHE_CMD_BASE 0x1f
0
0040200
#define HART_CTRL_RESET_REG_BASE 0x1f
0
0001000
#define CACHE_CTRL_BASE 0x1f
1
0040100
#define CACHE_CMD_BASE 0x1f
1
0040200
#define HART_CTRL_RESET_REG_BASE 0x1f
1
0001000
#else
#define CACHE_CTRL_BASE 0x39000100
#define CACHE_CMD_BASE 0x39000200
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录