Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
10 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
前往新版Gitcode,体验更适合开发者的 AI 搜索 >>
8999dcd9f01b2151f0646d3d061b5d579b35fecc
切换分支/标签
XiangShan
src
main
scala
xiangshan
XSCore.scala
21 6月, 2020
1 次提交
Z
Brq/exuRedirect: change from Valid(Redirect) to ValidIO(ExuOutput)
· 8999dcd9
由
ZhangZifei
提交于
6月 21, 2020
8999dcd9
18 6月, 2020
1 次提交
L
Adjust pipeline, refactor EXU, IssueQueue
· 9a2e6b8a
由
LinJiawei
提交于
6月 18, 2020
9a2e6b8a
16 6月, 2020
1 次提交
L
Initially completed the module interface design
· 5844fcf0
由
LinJiawei
提交于
6月 16, 2020
5844fcf0
13 6月, 2020
1 次提交
L
Initial Commit of XiangShan CPU
· 1e3fad10
由
LinJiawei
提交于
6月 13, 2020
Use fake Icache to fetch 8 instructions per cycle.
1e3fad10