Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
NEMU
提交
632882bd
N
NEMU
项目概览
OpenXiangShan
/
NEMU
11 个月 前同步成功
通知
7
Star
171
Fork
67
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
N
NEMU
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
632882bd
编写于
10月 14, 2019
作者:
Z
Zihao Yu
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
riscv64: add cpu.mode
上级
9934cd86
变更
6
隐藏空白更改
内联
并排
Showing
6 changed file
with
47 addition
and
12 deletion
+47
-12
src/isa/riscv64/csr.h
src/isa/riscv64/csr.h
+11
-1
src/isa/riscv64/exec/system.c
src/isa/riscv64/exec/system.c
+7
-3
src/isa/riscv64/include/isa/reg.h
src/isa/riscv64/include/isa/reg.h
+1
-0
src/isa/riscv64/init.c
src/isa/riscv64/init.c
+1
-0
src/isa/riscv64/intr.c
src/isa/riscv64/intr.c
+22
-8
src/isa/riscv64/reg.c
src/isa/riscv64/reg.c
+5
-0
未找到文件。
src/isa/riscv64/csr.h
浏览文件 @
632882bd
...
...
@@ -10,7 +10,7 @@
f(mhartid , 0xf14) \
f(sstatus , 0x100) \
f(sie , 0x104) f(stvec , 0x105) \
f(sscratch , 0x140) f(sepc , 0x141) \
f(sscratch , 0x140) f(sepc , 0x141)
f(scause , 0x142)
\
f(satp , 0x180)
#define CSR_STRUCT_START(name) \
...
...
@@ -40,6 +40,8 @@ CSR_STRUCT_START(mtvec)
CSR_STRUCT_END
(
mtvec
)
CSR_STRUCT_START
(
mcause
)
uint64_t
code
:
63
;
uint64_t
intr
:
1
;
CSR_STRUCT_END
(
mcause
)
CSR_STRUCT_START
(
mepc
)
...
...
@@ -104,6 +106,11 @@ CSR_STRUCT_START(satp)
uint64_t
mode
:
4
;
CSR_STRUCT_END
(
satp
)
CSR_STRUCT_START
(
scause
)
uint64_t
code
:
63
;
uint64_t
intr
:
1
;
CSR_STRUCT_END
(
scause
)
CSR_STRUCT_START
(
sepc
)
CSR_STRUCT_END
(
sepc
)
...
...
@@ -115,4 +122,7 @@ MAP(CSRS, CSRS_DECL)
word_t
*
csr_decode
(
uint32_t
addr
);
enum
{
MODE_U
=
0
,
MODE_S
,
MODE_H
,
MODE_M
};
void
change_mode
(
uint8_t
m
);
#endif
src/isa/riscv64/exec/system.c
浏览文件 @
632882bd
...
...
@@ -40,12 +40,14 @@ make_EHelper(priv) {
uint32_t
type
=
decinfo
.
isa
.
instr
.
csr
;
switch
(
type
)
{
case
0
:
raise_intr
(
11
,
cpu
.
pc
);
raise_intr
(
8
+
cpu
.
mode
,
cpu
.
pc
);
print_asm
(
"ecall"
);
break
;
case
0x102
:
sstatus
->
sie
=
sstatus
->
spie
;
sstatus
->
spie
=
1
;
mstatus
->
sie
=
mstatus
->
spie
;
mstatus
->
spie
=
1
;
change_mode
(
mstatus
->
spp
);
mstatus
->
mpp
=
MODE_U
;
rtl_li
(
&
s0
,
sepc
->
val
);
rtl_jr
(
&
s0
);
print_asm
(
"sret"
);
...
...
@@ -56,6 +58,8 @@ make_EHelper(priv) {
case
0x302
:
mstatus
->
mie
=
mstatus
->
mpie
;
mstatus
->
mpie
=
1
;
change_mode
(
mstatus
->
mpp
);
mstatus
->
mpp
=
MODE_U
;
rtl_li
(
&
s0
,
mepc
->
val
);
rtl_jr
(
&
s0
);
print_asm
(
"mret"
);
...
...
src/isa/riscv64/include/isa/reg.h
浏览文件 @
632882bd
...
...
@@ -15,6 +15,7 @@ typedef struct {
}
gpr
[
32
];
vaddr_t
pc
;
uint8_t
mode
;
bool
INTR
;
}
CPU_state
;
...
...
src/isa/riscv64/init.c
浏览文件 @
632882bd
...
...
@@ -16,6 +16,7 @@ void init_clint(void);
void
init_isa
(
void
)
{
cpu
.
gpr
[
0
].
_64
=
0
;
cpu
.
pc
=
PC_START
;
cpu
.
mode
=
MODE_M
;
//mstatus->val = 0x000c0100;
register_pmem
(
0x80000000u
);
...
...
src/isa/riscv64/intr.c
浏览文件 @
632882bd
...
...
@@ -4,15 +4,29 @@
#define INTR_BIT (1ULL << 63)
void
raise_intr
(
word_t
NO
,
vaddr_t
epc
)
{
/* TODO: Trigger an interrupt/exception with ``NO''.
* That is, use ``NO'' to index the IDT.
*/
// TODO: Trigger an interrupt/exception with ``NO''
word_t
deleg
=
(
NO
&
INTR_BIT
?
mideleg
->
val
:
medeleg
->
val
);
bool
delegS
=
((
deleg
&
(
1
<<
(
NO
&
0xf
)))
!=
0
)
&&
(
cpu
.
mode
<
MODE_M
);
if
(
delegS
)
{
scause
->
val
=
NO
;
sepc
->
val
=
epc
;
mstatus
->
spp
=
cpu
.
mode
;
mstatus
->
spie
=
mstatus
->
sie
;
mstatus
->
sie
=
0
;
cpu
.
mode
=
MODE_S
;
rtl_li
(
&
s0
,
stvec
->
val
);
}
else
{
mcause
->
val
=
NO
;
mepc
->
val
=
epc
;
mstatus
->
mpp
=
cpu
.
mode
;
mstatus
->
mpie
=
mstatus
->
mie
;
mstatus
->
mie
=
0
;
cpu
.
mode
=
MODE_M
;
rtl_li
(
&
s0
,
mtvec
->
val
);
}
mcause
->
val
=
NO
;
mepc
->
val
=
epc
;
mstatus
->
mpie
=
mstatus
->
mie
;
mstatus
->
mie
=
0
;
rtl_li
(
&
s0
,
mtvec
->
val
);
rtl_jr
(
&
s0
);
}
...
...
src/isa/riscv64/reg.c
浏览文件 @
632882bd
...
...
@@ -52,3 +52,8 @@ word_t* csr_decode(uint32_t addr) {
Assert
(
csr_exist
[
addr
],
"unimplemented CSR 0x%x at pc = "
FMT_WORD
,
addr
,
cpu
.
pc
);
return
&
csr_array
[
addr
];
}
void
change_mode
(
uint8_t
m
)
{
assert
(
m
<
4
&&
m
!=
MODE_H
);
cpu
.
mode
=
m
;
}
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录