Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
NEMU
提交
4326567c
N
NEMU
项目概览
OpenXiangShan
/
NEMU
大约 1 年 前同步成功
通知
7
Star
171
Fork
67
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
N
NEMU
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
4326567c
编写于
3月 25, 2020
作者:
Z
Zihao Yu
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
engine,rv64: add basic riscv32
上级
1df0ebed
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
54 addition
and
0 deletion
+54
-0
src/engine/rv64/isa/riscv32.c
src/engine/rv64/isa/riscv32.c
+52
-0
src/engine/rv64/tran.h
src/engine/rv64/tran.h
+2
-0
未找到文件。
src/engine/rv64/isa/riscv32.c
0 → 100644
浏览文件 @
4326567c
#ifdef __ISA_riscv32__
#include <cpu/decode.h>
#include <rtl/rtl.h>
#include <isa.h>
#include <isa/riscv64.h>
#include "../tran.h"
uint32_t
reg_ptr2idx
(
DecodeExecState
*
s
,
const
rtlreg_t
*
dest
)
{
rtlreg_t
*
gpr_start
=
(
rtlreg_t
*
)
cpu
.
gpr
;
rtlreg_t
*
gpr_end
=
(
void
*
)
gpr_start
+
sizeof
(
cpu
.
gpr
);
if
(
dest
>=
gpr_start
&&
dest
<
gpr_end
)
{
int
idx
=
dest
-
gpr_start
;
switch
(
idx
)
{
// idx
case
3
:
case
4
:
case
31
:
assert
(
0
);
break
;
// gp, tp, t6
default:
return
idx
;
}
}
#define CASE(ptr, idx) if (dest == ptr) return idx;
CASE
(
rz
,
0
)
CASE
(
s0
,
31
)
panic
(
"bad ptr = %p"
,
dest
);
}
void
guest_getregs
(
CPU_state
*
riscv32
)
{
riscv64_CPU_state
r
;
backend_getregs
(
&
r
);
int
i
;
for
(
i
=
0
;
i
<
32
;
i
++
)
{
switch
(
i
)
{
case
3
:
case
4
:
case
31
:
continue
;
}
riscv32
->
gpr
[
i
].
_32
=
r
.
gpr
[
i
].
_64
;
}
}
void
guest_setregs
(
const
CPU_state
*
riscv32
)
{
riscv64_CPU_state
r
;
backend_getregs
(
&
r
);
int
i
;
for
(
i
=
0
;
i
<
32
;
i
++
)
{
switch
(
i
)
{
case
3
:
case
4
:
case
31
:
continue
;
}
r
.
gpr
[
i
].
_64
=
riscv32
->
gpr
[
i
].
_32
;
}
backend_setregs
(
&
r
);
}
#endif
src/engine/rv64/tran.h
浏览文件 @
4326567c
...
...
@@ -24,6 +24,8 @@ enum { x0 = 0 };
enum
{
tmp0
=
30
,
mask32
=
24
,
mask16
=
25
};
#elif defined(__ISA_mips32__)
enum
{
tmp0
=
1
,
mask32
=
28
,
mask16
=
0
};
#elif defined(__ISA_riscv32__)
enum
{
tmp0
=
3
,
mask32
=
4
,
mask16
=
0
};
#endif
#endif
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录