/*
 * Copyright (c) 2006-2021, RT-Thread Development Team
 *
 * SPDX-License-Identifier: Apache-2.0
 *
 * Change Logs:
 * Date           Author       Notes
 * 2011-01-13     weety      first version
 */

#ifndef AT91_PIO_H
#define AT91_PIO_H

#ifdef __cplusplus
extern "C" {
#endif

#define PIO_PER     0x00    /* Enable Register */
#define PIO_PDR     0x04    /* Disable Register */
#define PIO_PSR     0x08    /* Status Register */
#define PIO_OER     0x10    /* Output Enable Register */
#define PIO_ODR     0x14    /* Output Disable Register */
#define PIO_OSR     0x18    /* Output Status Register */
#define PIO_IFER    0x20    /* Glitch Input Filter Enable */
#define PIO_IFDR    0x24    /* Glitch Input Filter Disable */
#define PIO_IFSR    0x28    /* Glitch Input Filter Status */
#define PIO_SODR    0x30    /* Set Output Data Register */
#define PIO_CODR    0x34    /* Clear Output Data Register */
#define PIO_ODSR    0x38    /* Output Data Status Register */
#define PIO_PDSR    0x3c    /* Pin Data Status Register */
#define PIO_IER     0x40    /* Interrupt Enable Register */
#define PIO_IDR     0x44    /* Interrupt Disable Register */
#define PIO_IMR     0x48    /* Interrupt Mask Register */
#define PIO_ISR     0x4c    /* Interrupt Status Register */
#define PIO_MDER    0x50    /* Multi-driver Enable Register */
#define PIO_MDDR    0x54    /* Multi-driver Disable Register */
#define PIO_MDSR    0x58    /* Multi-driver Status Register */
#define PIO_PUDR    0x60    /* Pull-up Disable Register */
#define PIO_PUER    0x64    /* Pull-up Enable Register */
#define PIO_PUSR    0x68    /* Pull-up Status Register */
#define PIO_ASR     0x70    /* Peripheral A Select Register */
#define PIO_BSR     0x74    /* Peripheral B Select Register */
#define PIO_ABSR    0x78    /* AB Status Register */
#define PIO_OWER    0xa0    /* Output Write Enable Register */
#define PIO_OWDR    0xa4    /* Output Write Disable Register */
#define PIO_OWSR    0xa8    /* Output Write Status Register */

#ifdef __cplusplus
}
#endif

#endif