Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenHarmony
kernel_linux
提交
b134165e
K
kernel_linux
项目概览
OpenHarmony
/
kernel_linux
上一次同步 4 年多
通知
15
Star
8
Fork
2
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
K
kernel_linux
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
提交
b134165e
编写于
9月 20, 2017
作者:
M
Michael Ellerman
浏览文件
操作
浏览文件
下载
差异文件
Merge branch 'next' of
git://git.kernel.org/pub/scm/linux/kernel/git/scottwood/linux
into fixes
Merge one commit from Scott which I missed while away.
上级
5d298baa
a4e89ffb
变更
1
隐藏空白更改
内联
并排
Showing
1 changed file
with
10 addition
and
2 deletion
+10
-2
arch/powerpc/kernel/traps.c
arch/powerpc/kernel/traps.c
+10
-2
未找到文件。
arch/powerpc/kernel/traps.c
浏览文件 @
b134165e
...
@@ -437,6 +437,7 @@ static inline int check_io_access(struct pt_regs *regs)
...
@@ -437,6 +437,7 @@ static inline int check_io_access(struct pt_regs *regs)
int
machine_check_e500mc
(
struct
pt_regs
*
regs
)
int
machine_check_e500mc
(
struct
pt_regs
*
regs
)
{
{
unsigned
long
mcsr
=
mfspr
(
SPRN_MCSR
);
unsigned
long
mcsr
=
mfspr
(
SPRN_MCSR
);
unsigned
long
pvr
=
mfspr
(
SPRN_PVR
);
unsigned
long
reason
=
mcsr
;
unsigned
long
reason
=
mcsr
;
int
recoverable
=
1
;
int
recoverable
=
1
;
...
@@ -478,8 +479,15 @@ int machine_check_e500mc(struct pt_regs *regs)
...
@@ -478,8 +479,15 @@ int machine_check_e500mc(struct pt_regs *regs)
* may still get logged and cause a machine check. We should
* may still get logged and cause a machine check. We should
* only treat the non-write shadow case as non-recoverable.
* only treat the non-write shadow case as non-recoverable.
*/
*/
if
(
!
(
mfspr
(
SPRN_L1CSR2
)
&
L1CSR2_DCWS
))
/* On e6500 core, L1 DCWS (Data cache write shadow mode) bit
recoverable
=
0
;
* is not implemented but L1 data cache always runs in write
* shadow mode. Hence on data cache parity errors HW will
* automatically invalidate the L1 Data Cache.
*/
if
(
PVR_VER
(
pvr
)
!=
PVR_VER_E6500
)
{
if
(
!
(
mfspr
(
SPRN_L1CSR2
)
&
L1CSR2_DCWS
))
recoverable
=
0
;
}
}
}
if
(
reason
&
MCSR_L2MMU_MHIT
)
{
if
(
reason
&
MCSR_L2MMU_MHIT
)
{
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录