Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
openeuler
qemu
提交
befbb3ce
Q
qemu
项目概览
openeuler
/
qemu
通知
10
Star
0
Fork
0
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
Q
qemu
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
提交
Issue看板
体验新版 GitCode,发现更多精彩内容 >>
提交
befbb3ce
编写于
10月 14, 2016
作者:
R
Richard Henderson
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
tcg/mips: Implement field extraction opcodes
Signed-off-by:
N
Richard Henderson
<
rth@twiddle.net
>
上级
78fdbfb9
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
12 addition
and
1 deletion
+12
-1
tcg/mips/tcg-target.h
tcg/mips/tcg-target.h
+3
-1
tcg/mips/tcg-target.inc.c
tcg/mips/tcg-target.inc.c
+9
-0
未找到文件。
tcg/mips/tcg-target.h
浏览文件 @
befbb3ce
...
...
@@ -158,7 +158,7 @@ extern bool use_mips32r2_instructions;
#define TCG_TARGET_HAS_movcond_i32 use_movnz_instructions
#define TCG_TARGET_HAS_bswap16_i32 use_mips32r2_instructions
#define TCG_TARGET_HAS_deposit_i32 use_mips32r2_instructions
#define TCG_TARGET_HAS_extract_i32
0
#define TCG_TARGET_HAS_extract_i32
use_mips32r2_instructions
#define TCG_TARGET_HAS_sextract_i32 0
#define TCG_TARGET_HAS_ext8s_i32 use_mips32r2_instructions
#define TCG_TARGET_HAS_ext16s_i32 use_mips32r2_instructions
...
...
@@ -170,6 +170,8 @@ extern bool use_mips32r2_instructions;
#define TCG_TARGET_HAS_bswap32_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_bswap64_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_deposit_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_extract_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_sextract_i64 0
#define TCG_TARGET_HAS_ext8s_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_ext16s_i64 use_mips32r2_instructions
#define TCG_TARGET_HAS_rot_i64 use_mips32r2_instructions
...
...
tcg/mips/tcg-target.inc.c
浏览文件 @
befbb3ce
...
...
@@ -2051,6 +2051,13 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
tcg_out_opc_bf64
(
s
,
OPC_DINS
,
OPC_DINSM
,
OPC_DINSU
,
a0
,
a2
,
args
[
3
]
+
args
[
4
]
-
1
,
args
[
3
]);
break
;
case
INDEX_op_extract_i32
:
tcg_out_opc_bf
(
s
,
OPC_EXT
,
a0
,
a1
,
a2
+
args
[
3
]
-
1
,
a2
);
break
;
case
INDEX_op_extract_i64
:
tcg_out_opc_bf64
(
s
,
OPC_DEXT
,
OPC_DEXTM
,
OPC_DEXTU
,
a0
,
a1
,
a2
+
args
[
3
]
-
1
,
a2
);
break
;
case
INDEX_op_brcond_i32
:
case
INDEX_op_brcond_i64
:
...
...
@@ -2155,6 +2162,7 @@ static const TCGTargetOpDef mips_op_defs[] = {
{
INDEX_op_ext16s_i32
,
{
"r"
,
"rZ"
}
},
{
INDEX_op_deposit_i32
,
{
"r"
,
"0"
,
"rZ"
}
},
{
INDEX_op_extract_i32
,
{
"r"
,
"r"
}
},
{
INDEX_op_brcond_i32
,
{
"rZ"
,
"rZ"
}
},
#if use_mips32r6_instructions
...
...
@@ -2224,6 +2232,7 @@ static const TCGTargetOpDef mips_op_defs[] = {
{
INDEX_op_extrh_i64_i32
,
{
"r"
,
"rZ"
}
},
{
INDEX_op_deposit_i64
,
{
"r"
,
"0"
,
"rZ"
}
},
{
INDEX_op_extract_i64
,
{
"r"
,
"r"
}
},
{
INDEX_op_brcond_i64
,
{
"rZ"
,
"rZ"
}
},
#if use_mips32r6_instructions
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录